特許
J-GLOBAL ID:200903067444375259
半導体装置とその製造方法
発明者:
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2003-149977
公開番号(公開出願番号):特開2004-006891
出願日: 2003年05月27日
公開日(公表日): 2004年01月08日
要約:
【課題】寄生容量の低減した半導体装置を提供する。【解決手段】本発明による半導体装置は、少なくとも一つの側壁スペーサを有する電界効果トランジスタを備え、少なくとも一つの側壁スペーサは、酸化膜の誘電率よりも比較的低い誘電率を有する膜を含む。上記側壁スペーサは、酸化膜、窒化膜、および、酸化膜と窒化膜とを含む混合層からなる群から少なくとも一つ選択された層を含む。電界効果トランジスタは、半導体基板上の電界効果トランジスタのチャネル表面よりも比較的高い位置に拡散層の表面を備える。【選択図】 図5
請求項(抜粋):
少なくとも一つの側壁スペーサを有するトランジスタを備え、
該少なくとも一つの側壁スペーサは、酸化膜の誘電率よりも比較的低い誘電率を有する膜を含む、半導体装置。
IPC (6件):
H01L29/78
, H01L21/283
, H01L21/336
, H01L29/423
, H01L29/49
, H01L29/786
FI (7件):
H01L29/78 301G
, H01L21/283 C
, H01L29/58 G
, H01L29/78 301S
, H01L29/78 301P
, H01L29/78 617J
, H01L29/78 616L
Fターム (74件):
4M104BB01
, 4M104CC01
, 4M104CC05
, 4M104DD91
, 4M104EE03
, 4M104EE09
, 4M104EE14
, 4M104EE16
, 4M104EE17
, 4M104EE18
, 4M104FF01
, 4M104FF27
, 4M104GG08
, 4M104GG09
, 4M104HH20
, 5F110AA02
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE32
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF23
, 5F110GG02
, 5F110GG12
, 5F110GG52
, 5F110HJ01
, 5F110HJ13
, 5F110HJ14
, 5F110HJ23
, 5F110HK05
, 5F110HM02
, 5F110HM15
, 5F110NN62
, 5F140AA11
, 5F140AA39
, 5F140AB03
, 5F140AC36
, 5F140BC06
, 5F140BD04
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG08
, 5F140BG09
, 5F140BG10
, 5F140BG11
, 5F140BG12
, 5F140BG14
, 5F140BG27
, 5F140BG28
, 5F140BG51
, 5F140BG52
, 5F140BG53
, 5F140BH06
, 5F140BH14
, 5F140BJ01
, 5F140BJ08
, 5F140BK02
, 5F140BK13
, 5F140BK14
, 5F140BK17
, 5F140BK21
, 5F140BK23
, 5F140CB04
, 5F140CB08
, 5F140CE13
, 5F140CF04
引用特許:
前のページに戻る