特許
J-GLOBAL ID：200903030239139916

フォーマット変換方式

発明者：
平野 賢吾

平野 賢吾 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-040905
公開番号（公開出願番号）：特開平9-233037
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 光信号フレームと装置内信号フレームとの間のフォーマット変換に要する時間を短くし、以て伝搬遅延時間を縮小することを目的とする。【解決手段】 分岐器27は1バースト周期分の装置内信号を前半と後半に分割し、前半部分をデータメモリ21に、後半部分をデータメモリ22に出力する。アドレス選択器29、30は、分岐器27の出力に対応して一方のメモリに書込アドレスを供給し、他方のメモリには読出アドレスを供給する。これにより、一方のメモリに書込みが行われているときに他方のメモリでは読み出しが行われることになり、読み出し時間を事実上短縮できる。
請求項（抜粋）：
第1のフォーマットを有する第1のフレームを、第2のフォーマットを有する第2のフレームに変換するフォーマット変換方式であって、所定数の前記第1のフレームを単一の前記第2のフレームに変換するフォーマット変換方式において、前記第2のフレームの情報領域をN分割し、前記所定数の第1のフレームを1/Nづつ分割多重するようにしたことを特徴とするフォーマット変換方式。
IPC (6件)：
H04J 3/06 ,  G06F 13/00 351 ,  H04B 10/105 ,  H04B 10/10 ,  H04B 10/22 ,  H04L 12/44
FI (4件)：
H04J 3/06 C ,  G06F 13/00 351 K ,  H04B 9/00 R ,  H04L 11/00 340
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM