特許

J-GLOBAL ID：200903030247597443

半導体装置及びその製造方法

発明者： 久保田 雅也 ,  大橋 一彦 ,  丸山 公夫 ,  呉屋 誠一
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-060287
公開番号（公開出願番号）：特開平10-256253
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 製造工程の増加等がなく、簡単な構成で回路に対するノイズ遮蔽が行えるようにした半導体装置及びその製造方法を提供する。【解決手段】 半導体基板22上に成層された絶縁層33上面に、ノイズ保護を要する回路が含まれる回路領域25の上方を覆うように導電膜34を、導電性を有する識別塗料を塗布して行う半導体チップへの良判別マーキングにより被着させると共に、絶縁層33に形成された開口部35を介し第1の金属層31n及び第2の金属層32nを通じて基板内の拡散層28と導電膜34とを導通させる構成としたことにより、製造工程を増加させることなく、簡単な構成で安価に内部に形成された回路のノイズ保護を行うことができる。

請求項（抜粋）：

半導体基板に形成された所定回路に対し、ノイズ遮蔽層を設けてノイズ遮蔽を行うようにした半導体装置において、前記ノイズ遮蔽層が、前記半導体基板の上部に成層された絶縁層の上面に前記所定回路上方を覆うように塗布された導電膜によりなり、該導電膜が塗布形成されることによって前記絶縁層に形成された開口部を介して前記半導体基板内の所定部位に導通し、該導電膜に所定電位が加わるように構成されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/3205 ,  H01L 21/301 ,  H01L 27/04 ,  H01L 21/822 ,  H05K 9/00

FI (4件)：

H01L 21/88 S ,  H05K 9/00 Q ,  H01L 21/78 Q ,  H01L 27/04 D

引用特許：

審査官引用 (3件)

• 特開昭57-030344
  
• 特開平4-179126
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-105787   出願人：九州日本電気株式会社