特許

J-GLOBAL ID：200903030303938879

半導体製造方法

発明者： 吉岡 竜太
出願人/特許権者： 株式会社東芝
代理人 (3件)： 大胡 典夫 ,  竹花 喜久男 ,  宇治 弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-301314
公開番号（公開出願番号）：特開2005-072342
出願日： 2003年08月26日
公開日（公表日）： 2005年03月17日
要約：

【課題】 半導体装置の積層配線におけるヒロックの発生を抑え、歩留り、特性を向上させることが可能な半導体製造方法を提供する。【解決手段】 半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に、基板温度25〜125°CでAl膜を形成する工程と、前記Al膜形成後、熱処理を行う工程を備える。【選択図】 図3

請求項（抜粋）：

半導体基板上にバリアメタル層を形成する工程と、 前記バリアメタル層上に、基板温度25〜125°CでAl膜を形成する工程と、 前記Al膜形成後、熱処理を行う工程を備えることを特徴とする半導体製造方法。

IPC (3件)：

H01L21/28 ,  H01L21/285 ,  H01L21/3205

FI (4件)：

H01L21/28 301R ,  H01L21/285 S ,  H01L21/285 301 ,  H01L21/88 N

Fターム (18件)：

4M104BB02 ,  4M104BB14 ,  4M104BB30 ,  4M104DD37 ,  4M104DD39 ,  4M104DD79 ,  4M104FF17 ,  4M104FF18 ,  4M104HH03 ,  5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033MM05 ,  5F033MM13 ,  5F033PP15 ,  5F033QQ73 ,  5F033QQ88 ,  5F033XX16

引用特許：

審査官引用 (3件)

• 金属層形成方法及び配線形成方法
  公報種別：公開公報   出願番号：特願平8-198315   出願人：三星電子株式会社
• 特開平4-234124
  
• 薄膜形成装置および薄膜形成方法ならびにそれらを用いた半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平8-030259   出願人：株式会社日立製作所