特許
J-GLOBAL ID：200903030392826485

半導体記憶装置

発明者：
本 多 泰 彦

本 多 泰 彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 吉武 賢次 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-001253
公開番号（公開出願番号）：特開2003-272390
出願日： 2003年01月07日
公開日（公表日）： 2003年09月26日
要約：
【要約】【課題】 ページ読み出し時における瞬間的な消費電流の増大を防ぐ半導体記憶装置を提供することを目的としている。【解決手段】 半導体記憶装置は、ページ読み出しを行う単位であるグループごとに分割された、複数のセンスアンプ(3)と、前記グループ毎にセンスアンプをイネーブルにし、また、前記グループ毎にセンスアンプをディセーブルにする、センスアンプ制御信号(SAENi)を生成して出力する、センスアンプ制御信号生成回路であって、前記センスアンプ制御信号は、前記複数のセンスアンプのグループのうちの一部のグループのセンスアンプを、他のグループのセンスアンプと異なるタイミングでイネーブルにし、且つ、異なるタイミングでディセーブルにする、センスアンプ制御信号生成回路(4)と、前記複数のセンスアンプにデータ線(2)を介して接続された、複数のメモリセル(1)と、を備える。
請求項（抜粋）：
ページ読み出しを行う単位であるグループごとに分割された、複数のセンスアンプと、前記グループ毎にセンスアンプをイネーブルにし、また、前記グループ毎にセンスアンプをディセーブルにする、センスアンプ制御信号を生成して出力する、センスアンプ制御信号生成回路であって、前記センスアンプ制御信号は、前記複数のセンスアンプのグループのうちの一部のグループのセンスアンプを、他のグループのセンスアンプと異なるタイミングでイネーブルにし、且つ、異なるタイミングでディセーブルにする、センスアンプ制御信号生成回路と、前記複数のセンスアンプにデータ線を介して接続された、複数のメモリセルと、を備えることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/02 ,  G11C 16/06
FI (5件)：
G11C 17/00 601 D ,  G11C 17/00 613 ,  G11C 17/00 634 C ,  G11C 17/00 634 G ,  G11C 17/00 633 A
Fターム (4件)：
5B025AD02 ,  5B025AD06 ,  5B025AD15 ,  5B025AE06
引用特許：
出願人引用 (2件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平9-204907   出願人：日本電気アイシーマイコンシステム株式会社
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平11-207955   出願人：三菱電機株式会社
審査官引用 (2件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平9-204907   出願人：日本電気アイシーマイコンシステム株式会社
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平11-207955   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM