特許

J-GLOBAL ID：200903030406982680

演算増幅器

発明者： 高橋 豊
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280716
公開番号（公開出願番号）：特開平11-122055
出願日： 1997年10月14日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 少ないアイドリング電流で大きな負荷を駆動でき、かつ入力オフセット感度を低くする。【解決手段】 PチャネルMOS出力段トランジスタ22をゲインの高いソース接地増幅回路2、3で駆動するようにしたので、PチャネルMOS出力段トランジスタ22のゲートには正電源Vddまでの電圧を印加できる。したがって、PチャネルMOS出力段トランジスタ22のゲート・ソース間電圧はしきい値電圧に対して十分大きな値を得ることができ、少ないアイドリング電流で大きな負荷を駆動できる。

請求項（抜粋）：

2つの入力端子より入力された電圧の差動増幅を行い出力する差動増幅回路と、2つのMOS出力段トランジスタにより構成され、前記差動増幅回路からの出力電圧により駆動されるプッシュプル出力回路とを有する演算増幅器において、前記差動増幅回路からの出力電圧の信号成分をある一定のゲインで増幅するとともにその直流電圧成分をレベルシフトして、前記プッシュプル出力回路を構成する一方のMOS出力段トランジスタのゲートに入力するゲインドレベルシフタを有することを特徴とする演算増幅器。

IPC (2件)：

H03F 3/30 ,  H03F 3/45

FI (2件)：

H03F 3/30 ,  H03F 3/45 A

引用特許：

審査官引用 (4件)

• 演算増幅器
  公報種別：公開公報   出願番号：特願平6-135426   出願人：富士通株式会社
• 特開昭63-207209
  
• CMOS演算増幅器
  公報種別：公開公報   出願番号：特願平3-313100   出願人：シチズン時計株式会社
• 特開昭63-207209