特許
J-GLOBAL ID:200903030483216469

半導体集積回路装置及び半導体集積回路装置の組立方法

発明者:
出願人/特許権者:
代理人 (1件): 岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-337184
公開番号(公開出願番号):特開2000-164620
出願日: 1998年11月27日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】 微細化が進む半導体集積回路装置において、電極パッドの面積の最適化を図りながら、半導体集積回路装置の検査及び組立を確実に行なえる方法を提供する。【解決手段】 ボンディング用電極領域110と、検査用ボンディング領域109をボンディング用電極領域の中心103と、検査用ボンディング領域の中心104の間隔が間隔107以上あるように配置したことにより、生成された電極パッド102を有し、検査と組立を、それぞれの領域の中心103と104を用いて行なうことにより、検査とボンディングを容易に確実に行なえることを特徴とした半導体集積回路装置。
請求項(抜粋):
各外部端子に対して、ボンディング用の第1の矩形状の電極領域と、テスト用の第2の矩形状の電極領域とを接して配置することにより形成される電極パッドを備えていることを特徴とする半導体集積回路装置。
IPC (4件):
H01L 21/60 ,  H01L 21/60 321 ,  G01R 31/28 ,  H01L 21/66
FI (4件):
H01L 21/92 604 T ,  H01L 21/60 321 Y ,  H01L 21/66 E ,  G01R 31/28 U
Fターム (12件):
2G032AB01 ,  2G032AD08 ,  2G032AF01 ,  2G032AK04 ,  4M106AD01 ,  4M106AD24 ,  4M106BA01 ,  5F044EE01 ,  5F044EE03 ,  5F044EE07 ,  5F044EE11 ,  5F044QQ06
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る