2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：岡部正夫 (外10名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-079429
公開番号（公開出願番号）：特開2003-005220
出願日： 2002年03月20日
公開日（公表日）： 2003年01月08日
要約：

【要約】【目的】本発明は画質を向上させることができる2層構造のソース及びドレイン電極を有する液晶表示素子及びその製造方法に関するものである。【解決手段】本発明による液晶表示装置は基板上に形成されるゲート電極と、前記基板の上部に形成される第1半導体層と、前記第1半導体層の上部に所定の間隔に離隔されるように形成されて、同一のパターンの第1及び第2金属層に形成されるソース及びドレイン電極とを具備する。

請求項（抜粋）：

基板上に形成されるゲート電極と、前記基板の上部に形成される第1半導体層と、前記第1半導体層の上部に所定の間隔に離隔されるように形成されて、同一のパターンの第1及び第2金属層に形成されるソース及びドレイン電極とを具備することを特徴とする2層構造のソース電極及びドレイン電極を有する液晶表示素子。

IPC (5件)：

G02F 1/1368 , H01L 21/28 , H01L 21/28 301 , H01L 21/336 , H01L 29/786

FI (5件)：

G02F 1/1368 , H01L 21/28 E , H01L 21/28 301 R , H01L 29/78 616 U , H01L 29/78 616 K

Fターム (68件)：

2H092JA26 , 2H092JA27 , 2H092JA29 , 2H092JA44 , 2H092JA46 , 2H092KA05 , 2H092KA18 , 2H092KB25 , 2H092MA04 , 2H092MA17 , 2H092NA01 , 2H092NA23 , 2H092NA24 , 4M104AA01 , 4M104BB02 , 4M104BB04 , 4M104BB14 , 4M104BB16 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD08 , 4M104DD09 , 4M104DD16 , 4M104DD17 , 4M104DD20 , 4M104DD26 , 4M104DD37 , 4M104DD43 , 4M104DD64 , 4M104DD65 , 4M104DD71 , 4M104DD72 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG20 , 5F110AA02 , 5F110BB01 , 5F110CC07 , 5F110EE02 , 5F110EE03 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF30 , 5F110GG02 , 5F110GG15 , 5F110GG35 , 5F110GG42 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK09 , 5F110HK16 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HL07 , 5F110NN02 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN73 , 5F110QQ03

引用特許：

審査官引用 (9件)

TFT基板の製造方法
公報種別：公開公報出願番号：特願平8-181787 出願人：株式会社日立製作所
薄膜トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平11-007050 出願人：富士通株式会社
液晶表示装置およびその製造方法
公報種別：公開公報出願番号：特願平11-044239 出願人：シャープ株式会社

全件表示

前のページに戻る