冗長セルアレーを有する半導体メモリ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-299134
公開番号（公開出願番号）：特開平10-172295
出願日： 1997年10月30日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】冗長メモリセルを有効に活用可能な半導体メモリ装置を提供する。【解決手段】外部からnビットローアドレスを入力し、2n個のワードライン及び多数のビットラインによって指定される多数のメモリセルを含んで構成される正常メモリセルアレーと、各々前記正常メモリセルの中で製造工程上欠陥が発生したメモリセルに対応するnビット欠陥ローアドレスによってコーディングされて、外部から印加されるローアドレスがコーディングされている欠陥アドレスと一致する場合にアクティブになる信号を出力する多数のnビットアドレスヒューズ部を含んで構成されるロー冗長ヒューズデコーダと、各々前記nビットアドレスヒューズ部の出力によって駆動するワードライン及び多数のビットラインによって指定される多数のメモリセルを含んで構成される冗長メモリセルアレーとを具備する。

請求項（抜粋）：

nビットのローアドレスを入力する半導体メモリ装置において、2n個のワードライン及び複数のビットラインによって指定される複数のメモリセルを含む正常メモリセルアレーと、各々前記正常メモリセルのうち製造工程において欠陥が発生したメモリセルに対応するnビット欠陥ローアドレスによってコーディングされて、外部から入力されるローアドレスがコーディングされた欠陥アドレスと一致する場合にアクティブになる信号を出力する複数のnビットアドレスヒューズ部を含むロー冗長ヒューズデコーダと、各々前記nビットアドレスヒューズ部の出力によって駆動される冗長ワードライン及び多数のビットラインによって指定される複数のメモリセルを含む冗長メモリセルアレーと、を具備することを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

特開昭58-175195
半導体記憶装置
公報種別：公開公報出願番号：特願平5-317162 出願人：富士通株式会社
特開昭58-175195

前のページに戻る