特許

J-GLOBAL ID：200903093046584817

半導体記憶装置

発明者： 田中 武行 ,  児玉 幸徳
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317162
公開番号（公開出願番号）：特開平7-176200
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】複数のバンクを有し、インタリーブ動作を行うことができるようにされた半導体記憶装置、例えば、シンクロナスDRAMに関し、バンクの数を増加しても、行の冗長効率が過剰とならないようにすると共に、冗長行アドレス判定回路の占める面積を小さく抑え、チップ面の効率的使用を図り、チップ面積が必要以上に大きくならないようにする。【構成】冗長行アドレス判定回路として、バンク141〜144に共用される冗長行アドレス判定回路22、23を設ける。

請求項（抜粋）：

複数のバンクを有し、インタリーブ動作を行うことができるように構成された半導体記憶装置において、前記複数のバンクに共用される冗長行アドレス判定回路を設けていることを特徴とする半導体記憶装置。

IPC (3件)：

G11C 29/00 301 ,  G06F 12/06 540 ,  G11C 11/408

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-184256   出願人：富士通株式会社