特許

J-GLOBAL ID：200903030553708135

ATMアダプテーション装置およびCRC符号生成回路

発明者： 矢嶋 仁 ,  柳 純一郎 ,  浜田 徹 ,  田中 克佳
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326831
公開番号（公開出願番号）：特開平7-183887
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】ATMアダプテーション装置において、ATMアダプテーションレイヤフレームに対する巡回冗長検査符号の生成を容易にすることを目的とする。【構成】巡回冗長検査符号生成回路2と、受信ATMセルを一時蓄積するFIFOメモリ3と、ATMセルの宛先ごとに用意されたフレーム組立用のバッファ4と、プロセッサ1とをバスで相互接続する。FIFOメモリ3から各セルのヘッダ部を読み出す時点で、同一宛先の前セルまでのCRC値をCRC符号生成回路2に設定し、FIFOメモリ3から上記セルの情報フィールド部分をフレーム組立バッファ4へ転送するとき、同時にCRC符号生成回路2でその時点までのCRC値が生成し、これをフレーム組立バッファ4に記憶しておく。【効果】少ないハード量で巡回冗長検査符号の生成と照合処理を迅速に実行できる。

請求項（抜粋）：

ATM網から受信したATMセルを一時蓄積するためのFIFOメモリと、上記FIFOメモリから取り出されたATMセルをフレームに組み立てるためのバッファメモリと、上記バッファメモリで組み立てられたフレームのビット誤りを検査するための巡回冗長検査符号を生成するCRC符号生成回路と、ATMセルの転送を制御するためのプロセッサとをバスで相互接続し、上記プロセッサの制御動作によって、上記FIFOメモリから上記バッファメモリへのATMセルの読み出しの都度、上記CRC符号生成回路への初期値設定と、上記CRC符号生成回路へのセルデータの供給とを行うことを特徴とするATMアダプテーション装置。

IPC (3件)：

H04L 12/28 ,  H04L 1/00 ,  H04Q 3/00

引用特許：

審査官引用 (3件)

• 伝送路バッファ量制御方式
  公報種別：公開公報   出願番号：特願平4-063639   出願人：富士通株式会社
• 特開平3-283941
  
• 特開平3-283941