特許
J-GLOBAL ID:200903030614619327

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-382395
公開番号(公開出願番号):特開2002-184880
出願日: 2000年12月15日
公開日(公表日): 2002年06月28日
要約:
【要約】【課題】 基板浮遊効果が抑えられた半導体装置およびその製造方法を提供する。【解決手段】 半導体装置1000は、SOI基板10の上に形成された、素子分離領域14と、n型の電界効果型トランジスタ100と、npn型のバイポーラトランジスタ200とを有する。p型ボディ領域50aと、n型ソース領域120とは、電気的に接続されている。p型ボディ領域50aと、p型ベース領域220とは、電気的に接続されている。n型ドレイン領域130と、n型コレクタ領域230とは、電気的に接続されている。n型ソース領域120とn型エミッタ領域210とは、構造的に分離して形成されている。
請求項(抜粋):
絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層内に形成された素子分離領域と、前記素子分離領域によって画定された素子形成領域と、を含み前記素子形成領域の少なくとも一つには、バイポーラトランジスタと電界効果型トランジスタとをともに含み、さらに、少なくともソース領域とドレイン領域との間において形成されたボディ領域とを有し、前記ボディ領域と、前記ソース領域とは、電気的に接続され、前記ボディ領域と、ベース領域とは、電気的に接続され、前記ドレイン領域と、コレクタ領域とは、電気的に接続され、前記ソース領域と、エミッタ領域とは、構造的に分離して形成されている、半導体装置。
IPC (6件):
H01L 21/8249 ,  H01L 27/06 ,  H01L 27/08 331 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/786
FI (5件):
H01L 27/08 331 E ,  H01L 27/06 321 A ,  H01L 29/72 ,  H01L 29/78 613 Z ,  H01L 29/78 626 B
Fターム (37件):
5F003AZ03 ,  5F003BA22 ,  5F003BA97 ,  5F003BJ15 ,  5F003BN01 ,  5F003BP21 ,  5F003BS08 ,  5F048AB04 ,  5F048AC04 ,  5F048AC05 ,  5F048AC08 ,  5F048BA16 ,  5F048BB01 ,  5F048BB05 ,  5F048BE09 ,  5F048BF00 ,  5F048BG07 ,  5F048CA04 ,  5F048CA09 ,  5F048DA06 ,  5F048DA08 ,  5F110AA15 ,  5F110BB03 ,  5F110CC02 ,  5F110DD05 ,  5F110EE09 ,  5F110EE24 ,  5F110EE45 ,  5F110GG02 ,  5F110GG60 ,  5F110HJ13 ,  5F110HM15 ,  5F110NN23 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110NN71
引用特許:
出願人引用 (3件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-216573   出願人:キヤノン株式会社
  • 半導体装置及びその製造方法
    公報種別:公開公報   出願番号:特願平4-041941   出願人:キヤノン株式会社
  • 特開平3-263369
審査官引用 (2件)

前のページに戻る