特許

J-GLOBAL ID：200903030663190549

半導体装置及びその製造方法

発明者： 西谷 祐司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-283790
公開番号（公開出願番号）：特開2003-092382
出願日： 2001年09月18日
公開日（公表日）： 2003年03月28日
要約：

【要約】【課題】 基板と半導体素子との接続部が剥離することを防止する。【解決手段】 貫通孔7を囲む多数個のランド部5が設けられた基板2と、基板2に設けられたランド部5と電気的に接続される多数個の電極端子9を有し、貫通孔7を覆うようにして基板2の主面上に実装された半導体素子3と、半導体素子3の外周部に供給されることによって、基板2と半導体素子3との間の中空部11の周囲を閉塞すると共に、ランド部5と電極端子9との接続部を被覆する樹脂部材4とを備え、中空部11が、貫通孔7を介して開放空間部として構成されることにより、基板2と半導体素子3との間の中空部11内の圧力が上昇しても貫通孔7によって上昇した圧力が放出されることから接続部10の剥離が防止される。

請求項（抜粋）：

貫通孔が設けられていると共に、この貫通孔を囲む多数個のランド部が設けられた基板と、上記基板に設けられた上記ランド部と電気的に接続される多数個の電極端子を有し、上記貫通孔を覆うようにして上記基板の主面上に実装された半導体素子と、上記半導体素子の外周部に供給されることによって、上記基板と上記半導体素子との間の空間部の周囲を閉塞すると共に、上記ランド部と上記電極端子との接続部を被覆する樹脂部材と、上記基板に、はんだリフロー処理によって溶接される回路部材とを備え、上記空間部が、上記貫通孔を介して開放空間部として構成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 23/29 ,  H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/31

FI (3件)：

H01L 21/56 E ,  H01L 21/60 311 S ,  H01L 23/30 R

Fターム (13件)：

4M109AA01 ,  4M109BA03 ,  4M109CA05 ,  4M109DA06 ,  4M109DB15 ,  4M109DB16 ,  5F044LL04 ,  5F044LL11 ,  5F044RR18 ,  5F044RR19 ,  5F061AA01 ,  5F061BA03 ,  5F061CA05

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平10-300494   出願人：ソニー株式会社
• 集積回路チップの実装構造および実装方法
  公報種別：公開公報   出願番号：特願平11-334019   出願人：日本電気株式会社