特許
J-GLOBAL ID:200903030775827639
固体撮像素子
発明者:
,
,
,
出願人/特許権者:
代理人 (4件):
板垣 孝夫
, 森本 義弘
, 笹原 敏司
, 原田 洋平
公報種別:公開公報
出願番号(国際出願番号):特願2006-306086
公開番号(公開出願番号):特開2008-124229
出願日: 2006年11月13日
公開日(公表日): 2008年05月29日
要約:
【課題】画素の増幅トランジスタのゲート酸化膜厚を薄膜化した固体撮像素子において、タイミングジェネレータ等の論理回路などを内蔵しかつ低電圧化する場合、トリプルオキサイドプロセスが必要となり、プロセスコストが上昇する。【解決手段】論理回路、シフトレジスタ中のトランジスタ、アナログ回路中でゲートソースおよびゲートドレイン間に印加される電圧が電源電圧以下に限定されるトランジスタの少なくとも一部のゲート酸化膜厚を、画素の増幅トランジスタのゲート酸化膜厚と同一にする。これにより、デュアルオキサイドプロセスからの工程追加無く、画素の増幅トランジスタのゲート酸化膜の薄膜化によるノイズ低減と、論理回路やシフトレジスタの低電圧化による低消費電力化、高速化、低ノイズ化が実現される。また、MOS容量のゲート酸化膜を増幅トランジスタの厚みと同一にすることによるチップサイズ縮小も実現できる。【選択図】図6
請求項(抜粋):
入射光を電荷に変換する光電変換素子、光電変換素子に蓄積した電荷を転送するための転送トランジスタ、転送された電荷を保持するための浮遊拡散容量を含む電荷保持手段、それ自身のゲート電極が前記電荷保持手段と電気的に接続された増幅トランジスタ、前記光電変換素子と電荷保持手段をリセットするためのリセットトランジスタを少なくとも有する画素が複数配置された受光部と、
前記画素からの信号を外部に出力するための信号処理回路と、
前記画素および信号処理回路を駆動する駆動回路と
を含み、前記増幅トランジスタのゲート酸化膜が第1の膜厚で形成され、前記転送トランジスタとリセットトランジスタの少なくとも一方が第2の膜厚で形成され、第1の膜厚が第2の膜厚より薄い固体撮像素子において、
受光部以外の少なくとも1つのトランジスタのゲート酸化膜の膜厚が前記第1の膜厚と同じであることを特徴とする
固体撮像素子。
IPC (2件):
FI (2件):
H01L27/14 A
, H04N5/335 E
Fターム (20件):
4M118AA04
, 4M118AA05
, 4M118AA10
, 4M118AB01
, 4M118BA14
, 4M118CA02
, 4M118DD04
, 4M118DD09
, 4M118DD12
, 4M118FA06
, 4M118FA33
, 5C024CX03
, 5C024CX43
, 5C024CY42
, 5C024CY47
, 5C024GX03
, 5C024GX18
, 5C024GY31
, 5C024GY38
, 5C024GY39
引用特許:
前のページに戻る