特許
J-GLOBAL ID：200903030796261830
スーパースカラマイクロプロセッサ
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-263317
公開番号（公開出願番号）：特開平7-182160
出願日： 1994年10月27日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】 高性能のスーパースカラマイクロプロセッサを提供する。【構成】 上記マイクロプロセッサ200は、高性能主データ処理バスを共有する整数機能ユニットと浮動小数点機能ユニットとを含む。整数ユニットと浮動小数点ユニットは、共通リオーダバッファ、レジスタファイル、分岐予測ユニットおよびロード/ストアユニットも共有し、これらはすべて同じ主データ処理バス上にある。命令およびデータキャッシュが主メモリに、この間の通信を扱う内部データアドレスバスを介して結合される。命令デコーダが命令キャッシュに結合され、1マイクロプロセッササイクルにつき複数の命令をデコードすることができる。命令は推論順にデコーダから発行され、投入および完了は順序通りでない。命令はリオーダバッファからレジスタファイルに順序通りに格納される。機能ユニットは複数のデータ幅を示すオペランドを収容する。
請求項（抜粋）：
スーパースカラマイクロプロセッサであって、同じマイクロプロセッササイクル中に複数の命令をデコードするための複数命令デコーダを含み、前記デコーダは同じマイクロプロセッササイクル内に整数および浮動小数点命令の両方をデコードし、さらに前記デコーダに結合されるデータ処理バスと、前記データ処理バスに結合される整数機能ユニットと、前記データ処理バスに結合される浮動小数点機能ユニットと、前記データ処理バスに結合されて、前記整数機能ユニットおよび前記浮動小数点機能ユニットの両方によって用いられる共通リオーダバッファと、前記リオーダバッファに結合されて、前記リオーダバッファから用済とされた命令結果を受入れる共通レジスタファイルとを含む、スーパースカラマイクロプロセッサ。
IPC (2件)：
G06F 9/38 310
, G06F 9/38 350
