特許
J-GLOBAL ID：200903030811848869
プログラマブル論理デバイス、回路情報入力制御装置および半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2006-160124
公開番号（公開出願番号）：特開2007-329760
出願日： 2006年06月08日
公開日（公表日）： 2007年12月20日
要約：
【課題】データ転送用に特別な回路を専用に用意することなく、データの通信部分が処理性能全体のボトルネックとならないようにすることができるとともに、メモリに記録するのと同程度の回路間の設計の独立性を確保することができるプログラマブル論理デバイスを提供する。【解決手段】処理回路部において論理回路Aと論理回路Bとを続けて実行する際に(S1〜S5)、処理回路部が論理回路Aの実行終了後に(S6のYes)、回路情報入力制御部の制御によって論理回路Aと論理回路Bのどちらでも利用するデータの転送を行うためのデータ転送用論理回路である論理回路Tに切り替え(S7)、処理回路部が論理回路Tによるデータ転送の実行を終了した後(S8のYes)、回路情報入力制御部の制御によって論理回路Bに切り替える(S9〜S10)。【選択図】 図11
請求項（抜粋）：
複数の回路情報を選択的に与えることで複数の論理回路を実現可能な処理回路部と、
前記論理回路を実現する回路情報が設定される回路情報設定メモリと、
前記処理回路部に信号線を介して接続されており、前記回路情報設定メモリに設定されている前記回路情報に応じて前記処理回路部における前記論理回路の切り替えの制御を行なう回路情報入力制御部と、
を備え、
前記回路情報入力制御部は、前記処理回路部が第1の論理回路の実行中に第2の論理回路への変更要求を受けた場合、前記処理回路部が第1の論理回路の実行終了後に、前記第1の論理回路と前記第2の論理回路のどちらでも利用するデータの転送を行うためのデータ転送用論理回路に切り替え、前記処理回路部が前記データ転送用論理回路によるデータ転送の実行を終了した後、前記第2の論理回路に切り替える、
ことを特徴とするプログラマブル論理デバイス。
IPC (2件)：
FI (2件)：
Fターム (12件)：
5F064AA07
, 5F064BB09
, 5F064BB13
, 5F064BB15
, 5F064BB37
, 5F064DD01
, 5F064FF04
, 5F064FF36
, 5F064FF52
, 5J042BA11
, 5J042CA20
, 5J042DA01
