制御装置

発明者： ,
出願人/特許権者：
代理人 (1件)：大川宏
公報種別：公開公報
出願番号（国際出願番号）：特願2001-038125
公開番号（公開出願番号）：特開2002-244857
出願日： 2001年02月15日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】ROMを削減して、コスト低減や小型化等を図れる制御装置を提供する。【解決手段】上位CPU(11)と上位RAM(12)と上位ROM(13)とからなる上位ユニットと、下位CPU(21)と下位RAM(22)とからなり下位CPU専用のROMが設けられていない下位ユニットと、上位CPUと下位CPUとによるデータの読み書き可能な共有RAM(30)と、共有RAMに格納されているプログラムを下位RAMに転送する下位ユニット用転送プログラムを少なくとも含む下位CPUが実行可能な下位ユニット用プログラムを上位ROMから共有RAMに転送する転送手段と、下位CPUの起動を制御する起動制御手段と、を備えることを特徴とする制御装置。複数のユニットからなる制御装置の場合に、下位ユニットにあるROMを削減できるため、その分、制御装置のコスト低減や小型化を図れる。

請求項（抜粋）：

上位CPUと該上位CPUによるデータの読み書き可能な上位RAMと該上位CPUによるデータの読込み可能な上位ROMとからなる上位ユニットと、下位CPUと該下位CPUによるデータの読み書き可能な下位RAMとからなり該下位CPU専用のROMが設けられていない下位ユニットと、該上位ユニットと該下位ユニットとの間に設けられ該上位CPUと該下位CPUとによるデータの読み書き可能な共有RAMと、該共有RAMに格納されているプログラムを該下位RAMに転送する下位ユニット用転送プログラムを少なくとも含む該下位CPUが実行可能な下位ユニット用プログラムを該上位ROMから該共有RAMに転送する転送手段と、該下位CPUの起動を制御する起動制御手段と、を備えることを特徴とする制御装置。

IPC (4件)：

G06F 9/445 , G05B 15/02 , G06F 9/50 , G05B 19/414

FI (4件)：

G05B 15/02 M , G05B 19/414 N , G06F 9/06 610 Q , G06F 9/06 640 H

Fターム (16件)：

5B076BA03 , 5B076BB02 , 5B076BB04 , 5B076BB06 , 5B076BB12 , 5H215BB01 , 5H215CC09 , 5H215CX04 , 5H215GG04 , 5H215HH01 , 5H215KK04 , 5H269AB01 , 5H269BB01 , 5H269KK01 , 5H269KK03 , 5H269QB01

引用特許：

審査官引用 (5件)

特開平3-208158
計算機システム
公報種別：公開公報出願番号：特願平8-316561 出願人：富士電機株式会社, 富士ファコム制御株式会社
特開平3-138752

全件表示

前のページに戻る