特許

J-GLOBAL ID：200903030947187319

半導体装置及びそれを用いた電子機器

発明者： 関 浩
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-071971
公開番号（公開出願番号）：特開2000-353782
出願日： 2000年03月15日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】 通常の入力ピンにテストピンとしての機能を持たせながらも、通常動作モードにおいて消費電力を増加させない半導体装置を提供すること。【解決手段】 半導体装置100の周辺セル領域102には、通常動作モード時とテストモード開始時とで異なる電圧レベルの入力信号が入力される信号入力端子110と、その入力信号を内部セル領域に出力する第1の伝送回路120と、その入力信号の電圧レベルがテストモードの電圧である場合に、テストモードであることを表す制御信号を出力する第2の伝送回路150とが設けられる。また、入力信号の電圧レベルが通常動作モードの電圧である時に、第2の伝送回路150に流れる電流をカットオフする制御回路180が設けられる。この制御回路180は、フローティングされたN型ウェル内に形成された第1,第2のP型トランジスタ182,184を含む。

請求項（抜粋）：

周辺セル領域と内部セル領域とを有し、前記周辺セル領域は、通常動作モード時とテストモード開始時とで異なる電圧レベルの入力信号が入力される信号入力端子と、前記入力信号を前記内部セル領域に出力する第1の伝送回路と、前記入力信号の電圧レベルが前記テストモード開始時の電圧である場合に、テストモードであることを表す制御信号を出力する第2の伝送回路と、前記入力信号の電圧レベルが通常動作モードの電圧である時に、前記第2の伝送回路に流れる電流をカットオフする制御回路と、を有することを特徴とする前記半導体装置。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82 ,  H01L 21/8234 ,  H01L 27/088 ,  H03K 19/00

FI (4件)：

H01L 27/04 T ,  H03K 19/00 B ,  H01L 21/82 S ,  H01L 27/08 102 A

Fターム (29件)：

5F038BE05 ,  5F038CA04 ,  5F038DF08 ,  5F038DT02 ,  5F038DT09 ,  5F038DT13 ,  5F038DT15 ,  5F038EZ20 ,  5F048AA00 ,  5F048AA07 ,  5F048AB02 ,  5F048AB05 ,  5F048AC03 ,  5F048BA01 ,  5F048BE00 ,  5F048BE03 ,  5F048CC06 ,  5F064AA04 ,  5F064BB31 ,  5F064FF12 ,  5F064FF24 ,  5J056AA00 ,  5J056BB17 ,  5J056BB19 ,  5J056BB60 ,  5J056DD12 ,  5J056FF07 ,  5J056FF08 ,  5J056KK02

引用特許：

出願人引用 (1件)

• 半導体入力回路
  公報種別：公開公報   出願番号：特願平9-057852   出願人：セイコーエプソン株式会社

審査官引用 (1件)

• 半導体入力回路
  公報種別：公開公報   出願番号：特願平9-057852   出願人：セイコーエプソン株式会社