半導体入力回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-057852
公開番号（公開出願番号）：特開平10-256486
出願日： 1997年03月12日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】半導体回路において、テストモードの設定を行なうために専用のテスト端子を設ける場合がある。この時、専用のテスト回路を設けることにより、チップサイズが大きくなり、これにより、コストアップにつながっていた。【解決手段】テスト状態においては、入力端子に電源電圧より高い電圧を入力し、それを検出して、テストモードに入る。回路上では、Pチャンネルトランジスタのドレインに入力端子を接続し、ゲートは電源電圧、ドレインは抵抗と接続し、抵抗のもう一端はグラウンドに接続する。これにより、電源電圧よりも高い電圧を入力するとPチャンネルトランジスタがオンし、テスト状態を検出できる。【効果】チップ上でテスト端子の増設が厳しい場合であっても通常の端子をテスト端子として用いることが出来る。またテストモード設定だけでなく、通常二値しか入力が出来ない入力回路であっても、容易に多値入力回路へと応用できる。

請求項（抜粋）：

入力端子をもち、前記入力端子から静電気保護回路を通して前記入力端子に印加された電圧を入力とし、前記電圧レベルを判定し、半導体内部回路に判定した結果を出力する入力回路であって、前記入力端子から前記静電気保護回路を通した第一のノードに第一の端子が接続され、第二の端子が第二のノードに接続されたスイッチング回路と、前記スイッチング回路は、前記第一のノードの電圧が、前記入力回路の電源電圧より高いある一定の電圧の、以上または未満を判別し、ある一定電圧以上ならば前記第一の端子と前記第二の端子は導通となり、逆にある一定電圧未満ならば前記第一の端子と前記第二の端子は非導通となり、前記第二のノード、及びグラウンドに両端を接続された抵抗素子と、前記第二のノードを入力とし、テストモード出力端子に出力する入力レベル判定回路と、前記入力レベル判定回路は、電源電圧とグラウンド間に判定レベルをもち、前記第二のノードの電圧を判定した結果を出力することを特徴とする半導体入力回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G01R 31/3185 , G01R 31/28

FI (2件)：

H01L 27/04 T , G01R 31/28 W

引用特許：

審査官引用 (2件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平5-159660 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
特開昭63-036161

前のページに戻る