半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：岡田和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平10-335726
公開番号（公開出願番号）：特開2000-163992
出願日： 1998年11月26日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】メモリ容量の相違しているメモリ部を混載する際にも回路構成を変更する必要がなく、そのままで対応可能な半導体集積回路装置を提供する。【解決手段】本発明に係る半導体集積回路装置は、外部クロックに従って自己検査アドレスを発生するアドレス発生器12と、メモリ容量識別信号に従ってアドレス発生器12で発生する自己検査アドレスをリセットさせるアドレスリセット回路13と、アドレス発生器12の出力信号を受けて自己検査データを生成するデータジェネレータ4と、アドレス発生器12の出力信号を受けてメモリ制御信号を発生するメモリ制御信号発生器5と、自己検査データを記憶するメモリ部1と、メモリ部1から出力された自己検査データとアドレス発生器12の出力信号とに基づいてパス/フェイルを判定し、パス/フェイル信号を出力する比較回路6とを具備している。

請求項（抜粋）：

メモリ自己検査機能を有する半導体集積回路装置であって、外部クロックに従って自己検査アドレスを発生するアドレス発生器と、メモリ部のメモリ容量と対応したメモリ容量識別信号に従ってアドレス発生器で発生する自己検査アドレスをリセットさせるアドレスリセット回路と、アドレス発生器の出力信号を受けて自己検査データを生成するデータジェネレータと、アドレス発生器の出力信号を受けてメモリ制御信号を発生するメモリ制御信号発生器と、自己検査データが書き込まれるメモリ部と、メモリ部から読み出された自己検査データ及びアドレス発生器の出力信号に基づいてパス/フェイルを判定し、パス/フェイル信号を出力する比較回路とを具備していることを特徴とする半導体集積回路装置。

IPC (2件)：

G11C 29/00 671 , G01R 31/28

FI (3件)：

G11C 29/00 671 B , G01R 31/28 B , G01R 31/28 V

Fターム (15件)：

2G032AA07 , 2G032AC03 , 2G032AE08 , 2G032AE10 , 2G032AE11 , 2G032AG01 , 2G032AG07 , 2G032AK19 , 2G032AL00 , 5L106DD08 , 5L106GG01 , 9A001BB03 , 9A001JJ45 , 9A001KZ54 , 9A001LL06

引用特許：

審査官引用 (1件)

記憶装置
公報種別：公開公報出願番号：特願平7-101820 出願人：日本電気エンジニアリング株式会社

前のページに戻る