特許

J-GLOBAL ID：200903030997432489

半導体装置及びその製造方法

発明者： 澁木 俊一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2003-403979
公開番号（公開出願番号）：特開2005-166966
出願日： 2003年12月03日
公開日（公表日）： 2005年06月23日
要約：

【課題】銅を含む配線材料で貫通ビアを形成する場合に、絶縁膜への銅の拡散を確実に防止することができる半導体装置を提供する。【解決手段】半導体チップ1をパッケージ基板2に実装してなるとともに、パッケージ基板2に当該基板の厚み方向に貫通するビア4を形成してなる半導体装置の構成として、ビア4を銅を含む配線材料で形成するとともに、このビア4の周囲に、内側と外側が一対のバリア層6,8で挟まれた絶縁膜7を設けることにより、絶縁膜7に対する銅の拡散を内側と外側の両方で阻止する。【選択図】図1

請求項（抜粋）：

半導体チップをパッケージ基板に実装してなるとともに、前記パッケージ基板に当該基板の厚み方向に貫通するビアを形成してなる半導体装置であって、 前記ビアは銅を含む配線材料からなるもので、当該ビアの周囲に、内側と外側が一対のバリア層で挟まれた絶縁膜を有する ことを特徴とする半導体装置。

IPC (1件)：

H01L23/12

FI (1件)：

H01L23/12 501B

引用特許：

出願人引用 (2件)

• 炊飯器
  公報種別：公開公報   出願番号：特願平10-277193   出願人：松下電器産業株式会社
• インターポーザおよびその製造方法
  公報種別：公表公報   出願番号：特願2001-506612   出願人：インテル・コーポレーション