特許
J-GLOBAL ID：200903031036428641
半導体記憶装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-241841
公開番号（公開出願番号）：特開平6-085202
出願日： 1992年09月10日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 DRAM等のメモリセルパターンをレベンソン型位相シフト法を用いて露光する際に、位相シフタを効率良く配置設計することができ、集積度の向上等に寄与し得る半導体記憶装置の製造方法を提供すること。【構成】 複数のメモリセルからなるセルアレイを備えた半導体記憶装置の製造方法であって、メモリセルは、半導体基板上に素子分離領域とそれ以外の素子領域1〜10を設ける工程を経て製造するセルであり、素子領域1〜10のパターンを位相シフト法を用いて露光する際に、露光用マスク上で、素子領域パターンの寸法が短い方向(ビット線方向)に隣合う開口部から出る光の位相が常に逆となるように位相シフタ11の配置設計を行うことを特徴としている。
請求項（抜粋）：
複数のメモリセルからなるセルアレイを備えた半導体記憶装置の製造方法であって、前記メモリセルは、半導体基板上に素子分離領域とそれ以外の素子領域を設ける工程を経て製造するセルであり、前記素子領域のパターンを位相シフト法を用いて露光する際に、露光用マスク上で、素子領域パターンの寸法が短い方向に隣合う開口部から出る光の位相が常に逆となるように設計したことを特徴とする半導体記憶装置の製造方法。
IPC (3件)：
H01L 27/108
, G03F 7/20 521
, H01L 21/027
H01L 27/10 325 T
, H01L 21/30 311 W
