半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (10件)：前田弘 , 小山廣毅 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2005-125522
公開番号（公開出願番号）：特開2005-260264
出願日： 2005年04月22日
公開日（公表日）： 2005年09月22日
要約：

【課題】リーク電流が小さくかつ電流駆動能力に優れたMT-MOS構造を有する半導体装置及びその製造方法を提供する。【解決手段】半導体基板1の基板領域1aの上には、ゲート絶縁膜7,ゲート電極8,サイドウォール13,ソース・ドレイン領域14,LDD領域11及びポケット領域9を有する第1,第2nMOSFETが設けられている。第1nMOSFETのみ、基板領域1aよりも高濃度のp型チャネル領域4をさらに備えている。第1nMOSFETの反転電圧は、チャネル領域4及びポケット領域9の不純物濃度によって定まる。第2nMOSFETの反転電圧は、基板領域1aとポケット領域9の不純物濃度によって定まるので、低濃度の基板領域1aをチャネル領域として利用することで、空乏層容量が小さくなり、サブスレッショルド特性を改善し、リーク電流を低減できる。【選択図】図1

請求項（抜粋）：

半導体基板の一部に形成されたnMISFETを少なくとも有する半導体装置において、上記nMISFETは、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に形成され、少なくともフッ素を含む不純物と燐とが導入されたゲート電極と、上記半導体基板の上記ゲート電極の両側方に位置する領域に形成され、少なくともフッ素を含む不純物と燐とが導入されたn型ソース・ドレイン領域とを備えることを特徴とする半導体装置。

IPC (7件)：

H01L21/336 , H01L21/28 , H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092 , H01L29/78

FI (5件)：

H01L29/78 301P , H01L21/28 A , H01L27/08 321C , H01L29/78 301S , H01L27/08 102B

Fターム (74件)：

4M104AA01 , 4M104BB01 , 4M104BB25 , 4M104BB39 , 4M104CC05 , 4M104DD26 , 4M104DD78 , 4M104DD81 , 4M104DD83 , 4M104DD91 , 4M104EE03 , 4M104EE14 , 4M104EE16 , 4M104FF14 , 4M104FF32 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH20 , 5F048AA01 , 5F048AA07 , 5F048AA08 , 5F048AA09 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BB15 , 5F048BB17 , 5F048BB18 , 5F048BC06 , 5F048BD04 , 5F048BE03 , 5F048BF06 , 5F048BG12 , 5F048BG13 , 5F048DA23 , 5F048DA25 , 5F140AA01 , 5F140AA02 , 5F140AA18 , 5F140AA21 , 5F140AA24 , 5F140AB01 , 5F140AB03 , 5F140BA01 , 5F140BF01 , 5F140BF04 , 5F140BF38 , 5F140BG08 , 5F140BG12 , 5F140BG37 , 5F140BG42 , 5F140BG43 , 5F140BG44 , 5F140BG51 , 5F140BG53 , 5F140BH15 , 5F140BH22 , 5F140BH33 , 5F140BH35 , 5F140BH36 , 5F140BK02 , 5F140BK10 , 5F140BK12 , 5F140BK13 , 5F140BK21 , 5F140BK22 , 5F140CF04 , 5F140CF07

引用特許：

審査官引用 (2件)

特開平4-085926
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平6-325180 出願人：松下電器産業株式会社

前のページに戻る