特許

J-GLOBAL ID：200903031098512746

強誘電体型不揮発性半導体メモリの製造方法

発明者： 後醍院 弘典 ,  三橋 敏郎
出願人/特許権者： ソニー株式会社 ,  沖電気工業株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-353169
公開番号（公開出願番号）：特開2004-186516
出願日： 2002年12月05日
公開日（公表日）： 2004年07月02日
要約：

【課題】下部電極の頂面に凹凸が生成され難く、しかも、層間絶縁層の上方に位置する絶縁膜の膜厚が薄くなることの無いFERAMの製造方法を提供する。【解決手段】FERAMの製造方法は、選択用トランジスタが形成された半導体基板10の全面に層間絶縁層16を形成した後、層間絶縁層16にコンタクトプラグ18Aを形成し、層間絶縁層16に下部電極31を形成し、次いで、コンタクトプラグ18Aの酸化防止のための酸化防止膜21を全面に形成した後、酸化防止膜21上に絶縁膜22を形成し、次いで、絶縁膜22及び酸化防止膜21をエッチングして、少なくとも下部電極31の頂面を露出させ、層間絶縁層16上に酸化防止膜21及び絶縁膜22を残す各工程を備え、絶縁膜のエッチング速度をER1、酸化防止膜のエッチング速度をER2としたとき、0.5≦ER2/ER1≦2を満足する。【選択図】 図3

請求項（抜粋）：

(A)半導体基板に、ゲート電極、チャネル領域及びソース/ドレイン領域から成る選択用トランジスタを形成する工程と、 (B)全面に層間絶縁層を形成する工程と、 (C)一方のソース/ドレイン領域の上方の層間絶縁層の部分にコンタクトプラグを形成する工程と、 (D)コンタクトプラグの頂面上から層間絶縁層上に亙り、下部電極を形成する工程と、 (E)コンタクトプラグの酸化防止のための酸化防止膜を、下部電極の全面及び層間絶縁層上に形成する工程と、 (F)酸化防止膜上に絶縁膜を形成する工程と、 (G)絶縁膜及び酸化防止膜をエッチングして、少なくとも下部電極の頂面を露出させ、層間絶縁層上に酸化防止膜及び絶縁膜を残す工程と、 (H)下部電極上に強誘電体層を形成する工程と、 (I)強誘電体層上に上部電極を形成する工程、 から成り、 工程(G)における絶縁膜のエッチング速度をER1、酸化防止膜のエッチング速度をER2としたとき、0.5≦ER2/ER1≦2を満足することを特徴とする強誘電体型不揮発性半導体メモリの製造方法。

IPC (1件)：

H01L27/105

FI (1件)：

H01L27/10 444B

Fターム (17件)：

5F083FR02 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083JA53 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR06 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40

引用特許：

審査官引用 (2件)

• 容量素子用電極の製造方法
  公報種別：公開公報   出願番号：特願2002-003755   出願人：松下電器産業株式会社
• 誘電体素子およびその製造方法
  公報種別：公開公報   出願番号：特願2000-340045   出願人：三洋電機株式会社