特許

J-GLOBAL ID：200903031408386720

半導体素子の製造方法

発明者： ▲黄▼ 世晟 ,  ▲ツ▼ 博閔 ,  ▲チャン▼ 世雄
出願人/特許権者： 先進開發光電股▲ふん▼有限公司
代理人 (1件)： 磯兼 智生
公報種別：公開公報
出願番号（国際出願番号）：特願2009-112701
公開番号（公開出願番号）：特開2009-272637
出願日： 2009年05月07日
公開日（公表日）： 2009年11月19日
要約：

【課題】 格子の差異により生じる膜層品質不良の問題を解決でき、また発光ダイオードにおいてサファイア基板とその上に成長されるIII族窒化物間の格子不整合により発生する応力に起因する亀裂の問題の解決に利用できる、半導体素子の製造方法の提供。【解決手段】 本発明の半導体素子の製造方法は、基板を提供し、前記基板表面にフォトリソグラフィエッチングまたはレーザーエッチングの方式で複数本の溝部を形成し、この複数本の溝部が前記基板表面を複数個のメサ構造(mesa structure)に分割し、かつ前記基板をパターン化基板とする、及び半導体素子(例:光電素子または発光ダイオード)を前記パターン化基板表面に成長させる、という手順を含み、前記半導体素子は少なくとも1層の膜層を備え、前記パターン化基板と接触する第一膜層が複数本の溝部により複数個の相互に連続しない区域に分割される。【選択図】図2

請求項（抜粋）：

半導体素子の製造方法であって、 基板を提供し、前記基板表面に複数本の溝部を形成し、前記基板をパターン化基板とする手順と、 前記パターン化基板表面に半導体素子を成長させる手順を含み、前記半導体素子が少なくとも1層の膜層を備え、そのうち、前記パターン化基板と接触する前記膜層が第一膜層であり、前記第一膜層が前記複数本の溝部により複数個の相互に連続しない区域に分割されることを特徴とする、半導体素子の製造方法。

IPC (2件)：

H01L 33/00 ,  H01L 21/205

FI (4件)：

H01L33/00 140 ,  H01L33/00 186 ,  H01L33/00 172 ,  H01L21/205

Fターム (19件)：

5F041AA40 ,  5F041CA04 ,  5F041CA12 ,  5F041CA22 ,  5F041CA40 ,  5F041CA62 ,  5F041CA75 ,  5F041CA76 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045AF12 ,  5F045BB11 ,  5F045CA10 ,  5F045DA53 ,  5F045DA69

引用特許：

審査官引用 (1件)

• 半導体発光素子の製造方法および半導体発光素子
  公報種別：公開公報   出願番号：特願2001-350838   出願人：シャープ株式会社