特許

J-GLOBAL ID：200903031438723950

半導体装置の製造方法

発明者： 芦塚 和昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-311436
公開番号（公開出願番号）：特開平7-161691
出願日： 1993年12月13日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】開口部内に側壁スペーサ形成用絶縁膜のドライエッチングの終点検出を確実に行い、開口幅の変動を抑える。【構成】半導体基板1の動作層上に形成した酸化シリコン膜2の上に珪化タングステン膜3を形成して開口部5を形成した後、開口部5を含む表面に酸化シリコン膜6を堆積してエッチバックし、珪化タングステン膜3のエッチングにより生成される反応物WFx を四重極質量分析計で検出することにより、エッチング終点を判定する。

請求項（抜粋）：

半導体基板に形成した動作層の上に第1の絶縁膜を形成した後前記第1の絶縁膜の上に高融点金属膜又は高融点金属珪化物膜を堆積する工程と、前記高融点金属膜又は高融点金属珪化物膜および第1の絶縁膜を選択的に順次エッチングして開口部を形成する工程と、前記開口部を含む表面に第2の絶縁膜を堆積してエッチバックし前記高融点金属を含む反応物の生成を質量分析計により検出してエッチング終点を判定し前記第2の絶縁膜を前記開口部の側壁に残して側壁スペーサを形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 21/302 E ,  H01L 21/302 J ,  H01L 29/80 F

引用特許：

審査官引用 (3件)

• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平3-218723   出願人：シヤープ株式会社
• 特開平4-096337
  
• 特開昭62-195478