特許
J-GLOBAL ID：200903031444843029
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-309606
公開番号（公開出願番号）：特開2002-118174
出願日： 2000年10月10日
公開日（公表日）： 2002年04月19日
要約：
【要約】【課題】 小型化、軽量化の要請に応じた半導体装置を、リーク電流の発生、抵抗値や特性のばらつきのない高い信頼性で、かつ製造工程の増加を招くことなく製造することを目的とする。【解決手段】 半導体基板1上に酸化膜2bを形成し、酸化膜2b上に第1導電膜を堆積、パターニングして第1電極5と第2電極6とを形成し、第1及び第2電極5、6を被覆するように第1絶縁膜8を形成し、第1絶縁膜8上に第2導電膜を堆積、パターニングして第1電極5上に第3電極9と酸化膜2b上に第4電極10とを形成し、得られた基板1上に第2絶縁膜11を形成し、第2及び第1絶縁膜11、8を順次エッチバックして少なくとも第2及び第3電極6、9の側壁にサイドウォールスペーサ12を形成する半導体装置の製造方法。
請求項（抜粋）：
(a)半導体基板上に酸化膜を形成し、(b)該酸化膜上に第1導電膜を堆積し、パターニングして第1電極と第2電極とを離間させて形成し、(c)前記第1電極と第2電極とを被覆するように第1絶縁膜を形成し、(d)該第1絶縁膜上に第2導電膜を堆積し、パターニングして前記第1電極上に第3電極と前記酸化膜上に第4電極とを形成し、(e)得られた半導体基板上に第2絶縁膜を形成し、該第2絶縁膜及び前記第1絶縁膜を順次エッチバックして少なくとも第2電極及び第3電極の側壁にサイドウォールスペーサを形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8234
, H01L 27/06
, H01L 27/04
, H01L 21/822
H01L 27/06 102 A
, H01L 27/04 C
5F038AC05
, 5F038AC17
, 5F038AR06
, 5F038EZ13
, 5F038EZ15
, 5F048AA07
, 5F048AC03
, 5F048AC10
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BC06
, 5F048DA09
, 5F048DA25
, 5F048DA27
, 5F048DA30
