特許
J-GLOBAL ID：200903031470885260
ラッチ形センス回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-109023
公開番号（公開出願番号）：特開平8-287680
出願日： 1995年04月10日
公開日（公表日）： 1996年11月01日
要約：
【要約】【目的】 初期増幅における出力節点の電位がアンバランスになったときに、出力節点の電位の逆転現象を抑制することができるラッチ形センス回路を提供することを目的とするものである。【構成】 センス動作の初期増幅時において、Low レベルになるべき出力節点に接続する第2の導電形のMOSトランジスタの導通抵抗を低くし、Highレベルになるべき出力節点に接続されている第2の導電形のMOSトランジスタの導通抵抗を高くするものである。
請求項（抜粋）：
ソースが第1の入力節点に接続されている第1の導電形の第1のMOSトランジスタと;ソースが第2の入力節点に接続されている第1の導電形の第2のMOSトランジスタと;ドレインが上記第1のMOSトランジスタのドレインと上記第2のMOSトランジスタのゲートとに接続され、ゲートが上記第2の入力節点に接続されている第2の導電形の第3のMOSトランジスタと;ドレインが上記第2のMOSトランジスタのドレインと上記第1のMOSトランジスタのゲートとに接続され、ゲートが上記第1の入力節点に接続され、ソースが上記第3のMOSトランジスタのソースに接続されている第2の導電形の第4のMOSトランジスタと;上記第3のMOSトランジスタのソースと上記第4のMOSトランジスタのソースとが接続されている節点の電位を制御する電位制御手段と;を有することを特徴とするラッチ形センス回路。
引用特許：
前のページに戻る
