特許

J-GLOBAL ID：200903031699377064

乱数生成回路

発明者： 藤田 忍 ,  内田 建 ,  古賀 淳二 ,  大場 竜二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 松山 允之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-183967
公開番号（公開出願番号）：特開2003-173254
出願日： 2002年06月25日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 真性度の高い乱数を発生させ、かつ小型の集積回路化が可能な乱数生成回路を提供することを目的とする。【解決手段】 デジタル入力値に対して一義的に決定されないデジタル出力値を与えるフリップフロップ型の論理回路を含む不確定論理回路と、前記不確定論理回路から出力される前記デジタル出力値における「0」と「1」の出現頻度を均等にするための排他的論理和演算回路などを含む一様化回路と、を備えた乱数生成回路を提供する。

請求項（抜粋）：

デジタル入力値に対して一義的に決定されないデジタル出力値を与えるフリップフロップ型の論理回路を含む不確定論理回路と、前記不確定論理回路から出力される前記デジタル出力値における「0」と「1」の出現頻度を均等にするための一様化回路と、を備えたことを特徴とする乱数生成回路。

IPC (3件)：

G06F 7/58 ,  G09C 1/00 650 ,  H03K 3/84

FI (3件)：

G06F 7/58 A ,  G09C 1/00 650 B ,  H03K 3/84 Z

Fターム (4件)：

5J049CA03 ,  5J049CA10 ,  5J104FA01 ,  5J104NA04

引用特許：

審査官引用 (2件)

• 故障判断機能を備えた乱数生成装置
  公報種別：公開公報   出願番号：特願平11-082973   出願人：システム工学株式会社, 吉田隆一
• フリップフロップ準安定性を使用する乱数生成方法および装置
  公報種別：公表公報   出願番号：特願2001-564986   出願人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ