特許

J-GLOBAL ID：200903031711498557

電界効果型トランジスタの製造方法

発明者： 三ケ木 郁
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-270854
公開番号（公開出願番号）：特開2000-101075
出願日： 1998年09月25日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】 シリサイド化熱処理時にシリサイド膜に生ずる応力を緩和させる。【解決手段】 P型シリコン基板1のN+型ソース領域4及びドレイン領域5、多結晶シリコン・ゲート電極6を含む全面にコバルト膜8を成膜した後、コバルト膜8上に窒化チタン膜9をシリサイド化反応開始温度よりも低い温度で成膜し、次に、窒化チタン膜9上に応力緩和絶縁膜12をシリサイド化反応開始温度よりも低い温度で成膜してから、コバルト膜8のシリサイド化熱処理を行う。

請求項（抜粋）：

シリコン基板の上に設けられた素子形成領域内に、ゲート絶縁膜、ソース・ドレイン拡散領域が形成され、さらに、前記ゲート絶縁膜、ソース・ドレイン拡散領域の上に、それぞれゲート電極、ソース・ドレイン電極が設けられ、前記ゲート電極が多結晶シリコンとシリサイドとの少なくとも2層構造からなり、前記ソース・ドレイン電極が、少なくともシリサイド膜からなる電界効果型トランジスタを製造する方法であって、前記多結晶シリコン、前記ソース・ドレイン拡散領域を含む前記シリコン基板の全面に金属膜を成膜する金属膜成膜工程と、前記金属膜上に導電膜を成膜する導電膜成膜工程と、前記導電膜上に該導電膜が有する内部応力を略打ち消す能力を有する応力緩和絶縁膜を成膜する応力緩和絶縁膜成膜工程と、前記シリコン基板を熱処理して前記金属膜を前記多結晶シリコン、前記ソース・ドレイン拡散領域の表面とシリサイド反応させてそれぞれの表面にシリサイド膜を形成するシリサイド膜形成工程と、前記シリコン基板をさらに前記熱処理よりも高い温度で熱処理する熱処理工程とを含むことを特徴とする電界効果型トランジスタの製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 N ,  H01L 21/28 301 T ,  H01L 29/78 301 P

Fターム (27件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD37 ,  4M104DD43 ,  4M104DD64 ,  4M104DD80 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104HH16 ,  5F040DA00 ,  5F040DA10 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EH02 ,  5F040FA03 ,  5F040FA05 ,  5F040FC00 ,  5F040FC19

引用特許：

審査官引用 (4件)

• 酸化物によりキャップされたケイ化チタン形成方法
  公報種別：公開公報   出願番号：特願平4-362107   出願人：テキサスインスツルメンツインコーポレイテツド
• 特開昭63-265468
  
• MISトランジスタの製造方法
  公報種別：公開公報   出願番号：特願平8-303278   出願人：株式会社デンソー
• 特開昭60-233829