特許
J-GLOBAL ID:200903031746514709
薄膜トランジスタおよびその製造方法
発明者:
出願人/特許権者:
代理人 (3件):
樺澤 襄
, 樺澤 聡
, 山田 哲也
公報種別:公開公報
出願番号(国際出願番号):特願2006-014155
公開番号(公開出願番号):特開2007-200930
出願日: 2006年01月23日
公開日(公表日): 2007年08月09日
要約:
【課題】微細化を可能にしつつ特性劣化を抑制できる薄膜トランジスタを提供する。【解決手段】ガラス基板2上に活性層12を設ける。活性層12を覆ってガラス基板2上にゲート絶縁膜21を設ける。活性層12上に位置するゲート絶縁膜21よりも膜厚が大きい側壁絶縁膜18を、活性層12の周囲を囲んで設ける。活性層12の側部のサブチャネルTFTでのオンを遅くして、微細化を図る場合でも薄膜トランジスタ6の特性劣化を抑制できる。【選択図】図1
請求項(抜粋):
絶縁基板と、
この絶縁基板上に設けられた半導体薄膜と、
この半導体薄膜の周囲を囲んで前記絶縁基板上に設けられた側壁絶縁膜と、
これら側壁絶縁膜と半導体薄膜とを覆って設けられたゲート絶縁膜と、
このゲート絶縁膜を介して前記半導体薄膜上に設けられたゲート電極と
を具備したことを特徴とした薄膜トランジスタ。
IPC (1件):
FI (1件):
Fターム (21件):
5F110AA06
, 5F110AA30
, 5F110BB01
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110EE06
, 5F110EE44
, 5F110FF02
, 5F110FF30
, 5F110FF31
, 5F110GG02
, 5F110GG13
, 5F110GG45
, 5F110NN62
, 5F110NN71
, 5F110NN72
, 5F110NN73
, 5F110PP03
, 5F110QQ11
引用特許:
前のページに戻る