半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109383
公開番号（公開出願番号）：特開平5-308103
出願日： 1992年04月28日
公開日（公表日）： 1993年11月19日
要約：

【要約】【構成】シリコン基板1上にCVD法により第1の酸化シリコン膜2を形成したのち、下層アルミニウム配線3を形成する。つぎにプラズマCVD法により第2の酸化シリコン膜4を堆積する。つぎにCHF3 およびO2 を用いた陰極結合方式のドライエッチング装置で、第2の酸化シリコン膜4の表面を約0.1μmエッチングする。つぎにオゾンおよびTEOSを用いた常圧CVD法により第3の酸化シリコン膜5を堆積する。つぎにスルーホールを開口したのち上層アルミニウム配線8を形成する。【効果】プラズマCVD法による酸化シリコン膜を弗素化合物でプラズマ処理を行なうか、イオン注入したのち酸化シリコン膜を堆積する。その結果、下地に関係なく気泡がない平坦な、常圧CVD酸化シリコン膜を形成することができた。

請求項（抜粋）：

半導体基板の一主面上に形成された第1の絶縁膜の上に下層金属配線を形成する工程と、全面にCVD法により第1の酸化シリコン膜を堆積する工程と、前記第1の酸化シリコン膜の表面処理を行なう工程と、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を堆積する工程と、前記第2の酸化シリコン膜および前記第1の酸化シリコン膜を選択エッチングして前記下層配線に接続するスルーホールを開口する工程と、前記スルーホールを介して前記下層配線に接続する上層金属配線を形成する工程とを含む半導体装置の製造方法。

IPC (3件)：

H01L 21/90 , H01L 21/302 , H01L 21/316

引用特許：

審査官引用 (5件)

特開平4-003932
特開平2-058836
特開昭63-293948

全件表示

前のページに戻る