特許
J-GLOBAL ID：200903031772507826
ストレージ装置及びストレージ装置の排他制御方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
上村 輝之
, 宮川 長夫
, 中村 猛
, 大槻 昇
公報種別：公開公報
出願番号（国際出願番号）：特願2004-189600
公開番号（公開出願番号）：特開2006-011932
出願日： 2004年06月28日
公開日（公表日）： 2006年01月12日
要約：
【課題】 FC_SANのイニシエータとiSCSI_SANのイニシエータとを共存させて、論理ボリュームの排他的使用を行えるようにする。【解決手段】 ホスト1Aの各HBA1Cは、FC_SANを介して、ストレージ装置100のFC用CHA4Aに接続し、ホスト1Bの各HBA1Dは、iSCSI_SANを介して、iSCSI用CHA4Bに接続する。共有メモリ5には、LU9A,9Bを管理するテーブル5Aと、これらLUを利用可能なイニシエータを特定するための情報とキー情報とを対応付けるテーブル5Bと、iSCSI_NAMEを管理するテーブル5Cとが設けられる。FCイニシエータの場合は、テーブル5A,5Bを参照すればよく、iSCSIイニシエータの場合は、テーブル5A〜5Cを参照すればよい。共通のテーブル群5A〜5Cにより、異なる種類のプロトコルをそれぞれサポートできる。【選択図】 図1
請求項（抜粋）：
第1プロトコルに基づいて、少なくとも一つ以上の第1上位装置の通信ポートとの間のデータ授受を制御する第1上位インターフェース制御部と、
第2プロトコルに基づいて、少なくとも一つ以上の第2上位装置の通信ポートとの間のデータ授受を制御する第2上位インターフェース制御部と、
少なくとも一つ以上の記憶デバイスとのデータ授受を制御する下位インターフェース制御部と、
前記第1,第2上位インターフェース制御部及び前記下位インターフェース制御部により共用されるメモリ部と、
前記記憶デバイス上に設けられた少なくとも一つ以上の論理ボリュームと、
前記第1,第2上位装置の前記各通信ポートと前記論理ボリュームとを対応付けて構成されるアクセス管理情報を記憶するアクセス管理情報記憶部と、
前記アクセス管理情報を参照することにより、前記第1,第2上位装置から前記論理ボリュームに対するアクセス要求の実行可否を制御するアクセス制御部と、
を備えたストレージ装置。
IPC (2件)：
FI (5件)：
G06F12/00 535Z
, G06F12/00 501A
, G06F12/00 514E
, G06F12/00 545A
, G06F3/06 304H
5B065BA01
, 5B065BA06
, 5B065CA11
, 5B065CA19
, 5B065CA30
, 5B065PA11
, 5B065ZA01
, 5B082FA04
, 5B082FA17
, 5B082HA08
