特許
J-GLOBAL ID:200903032151623209

表示装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-284417
公開番号(公開出願番号):特開2001-109435
出願日: 1999年10月05日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】コストの増大を招くことなく、画素の高精細化を可能とし、且つ、表示不良の発生を防止することが可能な表示装置を提供することを目的とする【解決手段】ゲート線駆動回路を基板上に直接形成し、信号線駆動回路160を基板上に直接形成した選択回路170とTCP上に実装された信号線駆動用IC511とで構成し、1水平走査期間内に、選択回路170のスイッチSW1が信号線X1及びX2の入力端子1A及び1Bと出力端子OUT1とを順次接続し、各信号線に順次駆動信号を出力する。
請求項(抜粋):
基板上に互いに直交して配列された複数のゲート線及び複数の信号線と、ゲート線と信号線とのそれぞれの交差部に配置された画素トランジスタと、各画素トランジスタに接続された画素電極とを絶縁基板上に備えたアレイ基板と、記信号線にアナログ映像信号を出力する信号線駆動手段と、を備えた表示装置において、前記信号線駆動手段は、入力されるディジタル信号をアナログ信号に変換すると共に、前記信号線を所定数の信号線から成る複数の信号線群に区分し、各前記信号線群毎に対応するアナログ信号をシリアルに出力する駆動ICと、前記アレイ基板上に一体的に形成され、前記駆動ICからのシリアルアナログ信号を各前記信号線群の対応する信号線に順次振り分けてる選択手段と、を備えたことを特徴とする表示装置。
IPC (8件):
G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/1345 ,  G09F 9/00 346 ,  G09F 9/00 ,  G09G 3/20 621 ,  G09G 3/20 623 ,  G09G 3/20 680
FI (8件):
G09G 3/36 ,  G02F 1/133 505 ,  G02F 1/1345 ,  G09F 9/00 346 G ,  G09F 9/00 346 C ,  G09G 3/20 621 M ,  G09G 3/20 623 R ,  G09G 3/20 680 G
Fターム (54件):
2H092GA49 ,  2H092GA50 ,  2H092GA60 ,  2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092JB22 ,  2H092JB31 ,  2H092JB69 ,  2H092KA04 ,  2H092KA05 ,  2H092NA01 ,  2H092NA29 ,  2H092PA06 ,  2H093NA34 ,  2H093NA43 ,  2H093NC01 ,  2H093NC11 ,  2H093NC22 ,  2H093ND20 ,  2H093ND52 ,  2H093ND60 ,  5C006AA01 ,  5C006AA16 ,  5C006AC27 ,  5C006AF42 ,  5C006AF44 ,  5C006AF83 ,  5C006BB16 ,  5C006BC13 ,  5C006BC16 ,  5C006BC20 ,  5C006BC23 ,  5C006BF03 ,  5C006BF24 ,  5C006EB05 ,  5C006FA22 ,  5C006FA42 ,  5C080AA10 ,  5C080BB05 ,  5C080DD05 ,  5C080DD23 ,  5C080DD25 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ06 ,  5G435AA01 ,  5G435AA17 ,  5G435BB12 ,  5G435CC09 ,  5G435EE37 ,  5G435EE40
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る