特許

J-GLOBAL ID：200903032192146687

デジタルシリアル映像用クロック再生回路

発明者： ジョン フランシス
出願人/特許権者： ジェナム コーポレイション
代理人 (1件)： 柳田 征史 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-320424
公開番号（公開出願番号）：特開平8-056293
出願日： 1994年12月22日
公開日（公表日）： 1996年02月27日
要約：

【要約】 (修正有)【目的】 入力信号がコンポジット映像信号かコンポーネント映像信号であるかの判別可能なデジタルシリアル映像用クロック再生回路。【構成】 クロック再生回路1は、デジタル受信器48、デスクランブラー52、デシリアライザー56、制御回路50から構成する。デジタル受信器48へのデジタル入力信号列11からリタイムドデータ、再生クロック59、搬送波検出信号63が生成され、デスクランブラー52ではリタイムドデータと再生クロック59を用いデスクランブルドデータ出力53を生成する。デシリアライザー56ではこのデスクランブルデータ出力53からパラレルデータ55を生成し、再生クロック信号59からタイミング基準検出信号57を生成する。制御回路50には自動微調段と周波数掃引段を設け、タイミング基準検出信号57と搬送波検出信号63を用いてVCOの温度補償を行い周波数掃引を行ってPLL54のロックを補助し、映像信号を判別する。

請求項（抜粋）：

入力信号用入力ポートと、係数選択用周波数選択入力ポート付き周波数分割器からなる電圧制御発振器を備えたフェーズロックドループ用制御回路を備えたデジタルシリアル映像用クロック再生回路であって、前記電圧制御発振器がその周波数を制御する制御ポートを有している前記制御回路が、(a)前記電圧制御発振器回路の前記制御ポートに接続されており、前記制御ポートに周波数制御信号を生成して前記電圧制御発振器の周波数を制御する手段を有する同調段と、(b)前記同調段に接続されており、前記電圧制御発振器の前記周波数を可変する手段と、前記電圧制御発振器の前記周波数を前記入力信号にロックする手段とを有する周波数掃引段と、(c)前記周波数掃引段に接続されており、前記入力信号からタイミング基準信号を再生するための入力ポートと、前記タイミング基準信号に応じて前記周波数掃引段及び前記同調段の動作を制御する手段とを有する制御段とから構成されていることを特徴とする制御回路。

IPC (3件)：

H04N 5/06 ,  H03L 7/12 ,  H04L 7/033

引用特許：

審査官引用 (3件)

• 周波数可変クロック発生装置
  公報種別：公開公報   出願番号：特願平4-131877   出願人：ザ・グラス・バレー・グループ・インコーポレイテッド
• 特開昭56-069934
  
• 特開昭56-069934