特許
J-GLOBAL ID：200903032238781315
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高野 則次
公報種別：再公表公報
出願番号（国際出願番号）：JP2004011058
公開番号（公開出願番号）：WO2005-015642
出願日： 2004年08月02日
公開日（公表日）： 2005年02月17日
要約：
シリコンから成る基板(1)の上にAlNから成る第1の層(8)とGaNから成る第2の層(9)とを交互に複数積層した構造のバッファ領域(2)が設けられている。バッファ領域(2)の第1の層(8)はn型半導体としての機能をする。バッファ領域(2)の第2の層(9)にp型不純物が導入されている。バッファ領域(2)の第1の層(8)と第2の層(9)との間にpn接合が生じている。バッファ領域(2)の上にHEMT素子用の窒化ガリウム系半導体領域3が形成されている。バッファ領域(2)p型半導体として機能する第2の層(9)とn型半導体として機能する半導体領域3との間にpn接合が生じる。pn接合はHEMTのリーク電流の低減に寄与する。
請求項（抜粋）：
シリコン又はシリコン化合物から成る基板と、
前記基板の一方の主面上に配置され窒化物半導体から成るバッファ領域と、
前記バッファ領域の上に配置された少なくとも1つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に配置された少なくとも第1及び第2の主電極とを備え、前記バッファ領域の中、又は前記バッファ領域と前記主半導体領域との間、又はこれ等の両方にpn接合が形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/812
, H01L 29/778
, H01L 21/338
H01L29/80 H
, H01L29/80 B
5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ03
, 5F102GK04
, 5F102GK08
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GR01
, 5F102GR07
, 5F102GS02
, 5F102GT01
, 5F102GV05
, 5F102HC01
