半導体記憶装置の試験方法および半導体記憶装置

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244696
公開番号（公開出願番号）：特開平9-091994
出願日： 1995年09月22日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】近接するセル間の干渉などのため、ポーズテストなどのパラレルテストを厳密行うことができない。【解決手段】上アレイブロックおよび下アレイブロックというような、複数の領域に分割されており、さらにその各アレイブロックが、複数のサブブロックに実質的に分割されているような半導体記憶装置に対して、同一のサブブロック内のような近接するメモリセルに対して並列的な書き込み動作は行わず、各サブブロックについては1ビットずつのデータを読み出す。そして、複数のサブブロック各々については同時的にアクセスし、その同時的なアクセスの結果得られた複数のメモリセルの出力を入出力データのビット数分に縮約して出力する。

請求項（抜粋）：

複数のメモリセルがマトリクス上に配置されたサブブロック部を複数個有する半導体記憶装置の試験方法であって、(a)前記半導体記憶装置の全てのメモリセルにデータ0または1を書き込む工程と、(b)前記各サブブロック部の1つのメモリセルにデータ1または0を書き込む工程と、(c)データ1または0を書き込んだ前記各サブブロック部の前記メモリセルからデータを読み出す工程と、(d)前記各サブブロックごとに読み出されたデータを縮約して出力する工程とを有する半導体記憶装置の試験方法。

IPC (4件)：

G11C 29/00 303 , G01R 31/28 , G11C 11/413 , G11C 11/401

FI (5件)：

G11C 29/00 303 A , G01R 31/28 B , G01R 31/28 E , G11C 11/34 341 D , G11C 11/34 371 A

引用特許：

出願人引用 (2件)

特開昭63-121198
メモリ
公報種別：公開公報出願番号：特願平7-074040 出願人：川崎製鉄株式会社

審査官引用 (2件)

特開昭63-121198
メモリ
公報種別：公開公報出願番号：特願平7-074040 出願人：川崎製鉄株式会社

前のページに戻る