特許
J-GLOBAL ID:200903032264035141

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 木村 高久
公報種別:公開公報
出願番号(国際出願番号):特願平11-258967
公開番号(公開出願番号):特開2001-085363
出願日: 1999年09月13日
公開日(公表日): 2001年03月30日
要約:
【要約】【課題】 本発明の課題は、製造途中におけるウェハや半導体装置の損傷を未然に防止し得る半導体装置の製造方法を提供することにある。【解決手段】 本発明に関わる半導体装置の製造方法は、ウェハ1に配線パターンおよび電極パッド2を形成する工程と、ウェハ1の各半導体装置エリア1A毎に組み立てを行う工程と、ウェハ1の電極パッド2が形成されている面1a側に該ウェハ1を各半導体装置エリア1A毎に区分する溝1sを形成する工程と、ウェハ1の電極パッド2が形成されていない面1bを研削して溝1sによりウェハ1を各半導体装置10毎に分離する工程とを含んでいる。
請求項(抜粋):
ウェハに配線パターンおよび電極パッドを形成する工程と、前記ウェハの各半導体装置エリア毎に組立てを行う工程と、前記ウェハの電極パッドが形成されている面側に、該ウェハを各半導体装置エリア毎に区分する溝を形成する工程と、前記ウェハの電極パッドが形成されていない面を研削/研磨し、前記溝によって前記ウェハを各半導体装置毎に分離する工程と、を含んで成ることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/301 ,  H01L 21/3205 ,  H01L 27/00 301
FI (3件):
H01L 21/78 Q ,  H01L 27/00 301 B ,  H01L 21/88 J
Fターム (3件):
5F033QQ37 ,  5F033QQ47 ,  5F033VV07
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る