特許
J-GLOBAL ID：200903032364513679
ランレングス制限コード化シーケンスへの2進シーケンスの可逆的マッピング方法及び装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-559564
公開番号（公開出願番号）：特表2002-520934
出願日： 1999年07月01日
公開日（公表日）： 2002年07月09日
要約：
【要約】【課題】 所定のRLLコード化シーケンスを(1、9)および(1、10)RLLコードの場合には不定の再発を抑止し、(1、13)RLLコードの場合には発現から除外する、(1、9)および(1、13)RLLコードからなる2進値の制約なしシーケンスを固定レート2/3(d、k)RLLコードの集合の1つから選択される制約付きシーケンスに変換するためのFSMを提供すること。【解決手段】 記憶および通信プロセスおよびシステムにおける高デューティ・サイクル制約なし2進信号シーケンスを、ほぼ1/3に近似するデューティ・サイクルに制約される(1、k)レート2/3RLLコード・ストリームに可逆的にマッピングすることによって、そのようなシーケンスを低減するための方法および手段。すなわち、高デューティ・サイクルRLLコード・シーケンスに普通にマッピングする2進シーケンスが不定に繰り返すことから抑止されるか、または除外される。
請求項（抜粋）：
2進シーケンスを、最大遷移密度制約をもつレート2/3(1、k)ランレングス制限コード化(RLL)シーケンスに可逆的にマッピングするための方法であって、 (a)次の状態(n1n2n3)と現在のRLLコード化トリビット・シンボル(c1c2c3)とを含む指定された対の状態遷移表を定義し、プロセッサ中に格納するステップであって、前記表中の各指定された対は、その現在の状態に従う第1の表寸法で索引付けされ、かつ前記2進シーケンスからの現在のビット対(b1b2)および所定の数のルックアヘッド(b3b4)ビット対のベクトル(b1b2b3b4)に従う第2の表寸法で索引付けされ、各現在のビット対は認識可能な2進値(00、01、10、11)であり、前記所定の数のルックアヘッド・ビット対の各々は認識可能な2進値とドント・ケア(xx)値とからなる集合から選択され、状態間遷移は、RLLコード化トリビットのどんな相対ロングラン・シーケンスも50パーセント未満のデューティ・サイクルを明示するように制約されるステップと、 (b)ビット対のベクトルの連続に応答して前記プロセッサに前記表にアクセスさせ、かつそこからRLLコード化トリビットの連続を取り出すステップとを含んでいる方法。
IPC (2件)：
H03M 5/14
, G11B 20/14 341
H03M 5/14
, G11B 20/14 341 A
5D044AB01
, 5D044BC01
, 5D044GL20
, 5D044GL28
