特許

J-GLOBAL ID：200903032373466942

強誘電体型不揮発性半導体メモリ及びその駆動方法

発明者： 西原 利幸 ,  渡部 浩司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-147475
公開番号（公開出願番号）：特開2002-197857
出願日： 2001年05月17日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】最小加工寸法に制限されずに大容量化を図ることができ、より一層、高集積化された強誘電体型不揮発性半導体メモリを提供する。【解決手段】強誘電体型不揮発性半導体メモリは、(A)ビット線BL1と、(B)選択用トランジスタTR1と、(C)それぞれがM個(但し、M≧2)のメモリセルMC1NMから構成された、N個(但し、N≧2)のメモリユニットMU1Nと、(D)M×N本のプレート線PLmから成り、N個のメモリユニットMU1Nは層間絶縁層26を介して積層されている。

請求項（抜粋）：

(A)ビット線と、(B)選択用トランジスタと、(C)それぞれがM個(但し、M≧2)のメモリセルから構成された、N個(但し、N≧2)のメモリユニットと、(D)M×N本のプレート線、から成り、N個のメモリユニットは、層間絶縁層を介して積層されており、各メモリセルは、第1の電極と強誘電体層と第2の電極とから成り、各メモリユニットにおいて、メモリセルの第1の電極は共通であり、該共通の第1の電極は、選択用トランジスタを介してビット線に接続され、第n番目(但し、n=1,2・・・N)のメモリユニットにおいて、第m番目(但し、m=1,2・・・M)のメモリセルの第2の電極は、第[(n-1)M+m]番目のプレート線に接続されていることを特徴とする強誘電体型不揮発性半導体メモリ。

IPC (4件)：

G11C 11/22 501 ,  G11C 11/22 ,  H01L 27/10 481 ,  H01L 27/105

FI (6件)：

G11C 11/22 501 A ,  G11C 11/22 501 F ,  G11C 11/22 501 L ,  G11C 11/22 501 Z ,  H01L 27/10 481 ,  H01L 27/10 444 B

Fターム (32件)：

5F083AD10 ,  5F083AD48 ,  5F083AD49 ,  5F083AD54 ,  5F083AD69 ,  5F083FR01 ,  5F083FR10 ,  5F083GA01 ,  5F083GA05 ,  5F083GA09 ,  5F083GA10 ,  5F083GA11 ,  5F083JA17 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083LA02 ,  5F083LA08 ,  5F083LA10 ,  5F083LA19 ,  5F083MA04 ,  5F083MA05 ,  5F083MA06 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA28

引用特許：

審査官引用 (3件)

• 強誘電体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-267274   出願人：ソニー株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-051273   出願人：株式会社日立製作所
• 特開平4-090189