特許

J-GLOBAL ID：200903032494316662

半導体集積回路装置及び電子機器

発明者： 木村 隆
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-232433
公開番号（公開出願番号）：特開2001-056358
出願日： 1999年08月19日
公開日（公表日）： 2001年02月27日
要約：

【要約】【課題】 複数の単独チップを1チップ化する際のテスト回路の簡略化をはかり、テストベクトルの作成やテスト時間等のテスト負荷を軽減できる半導体集積回路装置、電子機器及び半導体集積回路装置のテスト方法を提供すること。【解決手段】 第一の半導体集積回路と、第二の半導体集積回路と、外部端子に接続されたI/O回路とを含む半導体集積回路装置である。前記I/O回路は、第一の半導体集積回路から第二の半導体集積回路への内部信号を受けて、外部端子を介して外部に出力するとともに、第二の半導体集積回路の入力として出力する。前記I/O回路は、内部信号の出力を制御する第一のバッファを含む。第一の半導体集積回路の出力を試験する際には、前記第一のバッファを導通状態に制御し、第二の半導体集積回路の入力を試験する際には第一のバッファを非導通状態に制御する。また前記I/O回路として電流特性測定機能を有するI/O回路を用いてもよい。

請求項（抜粋）：

第一の半導体集積回路と、第二の半導体集積回路と、外部端子に接続されたI/O回路とを含む半導体集積回路装置であって、前記I/O回路は、第一の半導体集積回路から第二の半導体集積回路への内部信号を受けて、該内部信号を外部端子を介して外部に出力するとともに、第二の半導体集積回路の入力として出力することを特徴とする半導体集積回路装置。

IPC (3件)：

G01R 31/28 ,  G06F 11/22 310 ,  G06F 11/22 330

FI (3件)：

G01R 31/28 U ,  G06F 11/22 310 D ,  G06F 11/22 330 B

Fターム (6件)：

2G032AK15 ,  5B048AA20 ,  5B048EE01 ,  5B048FF01 ,  9A001BB05 ,  9A001LL05

引用特許：

出願人引用 (3件)

• 信号処理装置
  公報種別：公開公報   出願番号：特願平7-007393   出願人：ソニー株式会社
• 特開昭58-123750
  
• 半導体集積回路のテスト回路
  公報種別：公開公報   出願番号：特願平3-204197   出願人：シヤープ株式会社

審査官引用 (3件)

• 信号処理装置
  公報種別：公開公報   出願番号：特願平7-007393   出願人：ソニー株式会社
• 特開昭58-123750
  
• 半導体集積回路のテスト回路
  公報種別：公開公報   出願番号：特願平3-204197   出願人：シヤープ株式会社