特許

J-GLOBAL ID：200903032511869727

半導体記憶装置の入力初段回路

発明者： 勝久 卓治
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-201854
公開番号（公開出願番号）：特開2001-035198
出願日： 1999年07月15日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 半導体記憶装置の入力初段回路において、試験用クロックの電圧遷移が遅い場合であっても、入力レベルの変化を正しく判定できるようにする。【解決手段】 開示される半導体記憶装置の入力初段回路は、入力クロックを反転増幅して内部クロックを生成するインバータ1に対して、インバータ1の出力を反転増幅するインバータ2と、試験時オンになって、インバータ2の出力を、インバータ1の入力に接続するトランジスタ3とを備えて構成されている。

請求項（抜粋）：

入力クロックから内部クロックを生成する入力初段回路を備え、該内部クロックによってその内部回路を動作させるように構成されてなる半導体記憶装置であって、前記入力初段回路が、入力クロックを反転増幅して内部クロックを生成する第1のインバータと、該第1のインバータの出力を反転増幅する第2のインバータと、試験時オンになって、該第2のインバータの出力を、前記第1のインバータの入力に接続するスイッチ素子とから構成されていることを特徴とする半導体記憶装置の入力初段回路。

IPC (4件)：

G11C 29/00 671 ,  G11C 11/407 ,  G11C 11/401 ,  G11C 16/06

FI (4件)：

G11C 29/00 671 Z ,  G11C 11/34 362 S ,  G11C 11/34 371 A ,  G11C 17/00 636 A

Fターム (15件)：

5B024AA15 ,  5B024BA21 ,  5B024BA29 ,  5B024CA07 ,  5B024EA04 ,  5B025AA07 ,  5B025AD15 ,  5B025AD16 ,  5B025AE09 ,  5L106AA01 ,  5L106DD12 ,  5L106EE03 ,  5L106FF04 ,  5L106FF05 ,  5L106GG07

引用特許：

出願人引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平6-025808   出願人：富士通株式会社
• 特開平2-177083
  
• 特開昭60-187993
  

審査官引用 (5件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平6-025808   出願人：富士通株式会社
• 特開平2-177083
  
• 特開平2-177083
  
• 特開昭60-187993
  
• 特開昭60-187993