特許
J-GLOBAL ID：200903032591617294
コントローラ集積回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小原 肇
公報種別：公開公報
出願番号（国際出願番号）：特願平6-309556
公開番号（公開出願番号）：特開平8-147232
出願日： 1994年11月18日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 CPUがリセット状態になっても入出力ポートを初期の設定状態のまま保持することができるコントローラ集積回路を提供する。【構成】 本コントローラ集積回路は、入出力用のインターフェースで、上記CPUのリセット信号から独立し且つ端子の入出力方向をハード的に設定する外部信号を保持するI/Oポート5と、上記各端子の入出力方向をソフト的に設定する入出力方向設定信号を保持するコントロールワードレジスタ4と、I/Oポート5の入出力方向を設定する外部信号が入力する3本の外部信号用端子12〜14と、上記外部信号と協働して入出力方向をソフト的あるいはハード的に設定するかを選択するMS信号が入力するMS信号用端子16とを有することを特徴とする。
請求項（抜粋）：
入出力用の複数の端子を有し、中央演算処理装置と周辺機器の間でデータ信号の入出力を制御するコントローラ集積回路において、上記中央演算処理装置のリセット信号から独立し且つ上記各端子の入出力方向をハード的に設定する外部信号を保持する入出力方向保持用レジスタと、上記各端子の入出力方向を上記中央演算処理装置からの信号に基づいてソフト的に設定する入出力方向設定信号を保持する内部レジスタと、上記入出力保持用レジスタの入出力方向を設定する外部信号が入力する複数の外部信号用端子と、上記外部信号と協働して入出力方向をソフト的に設定するかハード的に設定するかを選択するモード選択信号が入力するモード選択用端子とを有することを特徴とするコントローラ集積回路。
引用特許：
前のページに戻る
