特許
J-GLOBAL ID：200903032692247676
移動電話システムのデータ処理用メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
津国 肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-056331
公開番号（公開出願番号）：特開平10-313275
出願日： 1998年03月09日
公開日（公表日）： 1998年11月24日
要約：
【要約】【課題】 連続的に処理されたデータを1つの貯蔵体にビット単位で書込み、所定ブロック単位で読取りして、多量のデータ処理に適合し、データの処理速度を向上し得る移動電話システムのデータ処理用メモリを提供すること。【解決手段】 インターリービングされて高周波で受信されたデータを変調して出力する変調部120と、該変調部120の変調データをデ・インターリービングするデ・インターリーバーデータアレイ140と、該デ・インターリービングされたデータのエラーを補正するヴィテルビのデコーダ入力ラム150と、上記変調部120からのデータを32×8ビット単位でアクセスさせるコントローラ100と、外部(CPU)から入力するスタートアドレス(ADD)を受け、ブロックサイズほどのアドレスを出力するアドレス発生部110と、データの入出力を制御する入出力部130と、を備えてメモリを構成する。
請求項（抜粋）：
IS-95の標準に基づき、インターリービングされて高周波で受信されたデータを変調して出力する変調部(120)と、該変調部(120)から変調データを受けてデ・インターリービングするデ・インターリーバーデータアレイ(140)と、上記変調部(120)から変調されデ・インターリーバーデータアレイ(140)でデ・インターリービングされたデータのエラーを補正するためヴィテルビのデコーダに出力するヴィテルビのデコーダ入力ラム(150)と、上記変調部(120)から出力したデータを32×8ビット単位で上記デ・インターリーバーデータアレイ(140)及びヴィテルビのデコーダ入力ラム(150)にアクセスさせるコントローラ(100)と、外部(CPU)から入力するスタートアドレス(ADD)を受けてブロックサイズほどのアドレスを上記デ・インターリーバーデータアレイ(140)に出力するアドレス発生部(110)と、データの入出力を制御する入出力部(130)と、を備えて構成されたことを特徴とする移動電話システムのデータ処理用メモリ。
IPC (2件)：
FI (2件)：
H04B 7/26 M
, G11C 17/00 601 U
