特許

J-GLOBAL ID：200903032694455845

ラッチ回路、及びフリップフロップ回路

発明者： 山本 寛
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2007-291060
公開番号（公開出願番号）：特開2009-118335
出願日： 2007年11月08日
公開日（公表日）： 2009年05月28日
要約：

【課題】ラッチ回路におけるソフトエラーの発生率を低減する。【解決手段】本発明によるラッチ回路10は、第1信号レベルの電圧に設定される3つ以上の第1ノードと、第1信号レベルを反転した第2信号レベルの電圧に設定される3つ以上の第2ノードと、第1ノードを有する複数の第1ノード電圧制御回路と、第2ノードを有する複数の第2ノード電圧制御回路とを具備する。複数の第1ノード電圧制御回路の各々は、第2ノードのいずれかにおける電圧値に応じて、自身の第1ノードの電圧値を制御する。複数の第2ノード電圧制御回路の各々は、第1ノードのいずれかにおける電圧値に応じて、自身の第2ノードの電圧値を制御する。【選択図】図4

請求項（抜粋）：

第1信号レベルの電圧が設定される3つ以上の第1ノードと、 前記第1信号レベルを反転した第2信号レベルの電圧が設定される3つ以上の第2ノードと、 前記第1ノードを有する複数の第1ノード電圧制御回路と、 前記第2ノードを有する複数の第2ノード電圧制御回路と、 を具備し、 前記複数の第1ノード電圧制御回路の各々は、前記3つ以上の第2ノードのうち、少なくとも2つの第2ノードに接続され、前記接続された第2ノードにおける電圧値に応じて、自身の第1ノードの電圧値を制御し、 前記複数の第2ノード電圧制御回路の各々は、前記3つ以上の第1ノードのうち、少なくとも2つの第1ノードに接続され、前記接続された第1ノードにおける電圧値に応じて、自身の第2ノードの電圧値を制御する ラッチ回路。

IPC (1件)：

H03K 3/356

FI (2件)：

H03K3/356 E ,  H03K3/356 D

Fターム (5件)：

5J034AB06 ,  5J034CB01 ,  5J034CB02 ,  5J034DB03 ,  5J034DB08

引用特許：

出願人引用 (1件)

• ラッチのソフトエラー率の改善
  公報種別：公開公報   出願番号：特願2005-300371   出願人：ヒューレット-パッカードデベロップメントカンパニーエル.ピー.