不揮発性半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：若林忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253011
公開番号（公開出願番号）：特開平7-106449
出願日： 1993年10月08日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】EPROMやEEPROMなどの不揮発性半導体記憶装置において、消費電力を低減し、ソース-ドレイン間の素子分離性を損なうことなくメモリセルトランジスタのチャネル長を自由に設定できるようにする。【構成】ソース領域5とドレイン領域6との間の素子分離幅LRに比べて狭い幅LWを有するくびれ部を浮遊ゲート電極4に設ける。

請求項（抜粋）：

一導電型の半導体基板表面に設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域と、前記チャネル領域を覆う第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極を覆う第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた制御ゲート電極とからなるメモリセルトランジスタを有し、前記メモリトランジスタが複数個配置され少なくとも2つのメモリセルトランジスタが同一のソース領域およびドレイン領域を共有し、前記浮遊ゲート電極の幅によって前記メモリセルトランジスタのチャネル長が規定される不揮発性半導体記憶装置において、前記浮遊ゲート電極が設けられない部分での前記ソース領域および前記ドレイン領域間の素子分離幅よりも前記幅が狭い部分が、前記浮遊ゲート電極に設けられていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (6件)

特開昭62-134975
特開昭62-147779
特開昭59-061189

全件表示

前のページに戻る