特許
J-GLOBAL ID：200903032718942408
半導体装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-258132
公開番号（公開出願番号）：特開平8-139327
出願日： 1995年09月11日
公開日（公表日）： 1996年05月31日
要約：
【要約】【課題】 MIS型FETの駆動力向上。【解決手段】 p型基板1上に絶縁膜3を介してゲート電極2が形成される。基板1のゲート電極2直下のチャネル形成領域4両側にはn型ソース/ドレイン領域5,6が形成される。絶縁膜3はToxが2.5nm未満とされ、ゲート電極2の長さLg は0.3μm以下となる。また、FETは電源電圧が1.5V以下の回路で使用するのが望ましい。【効果】 駆動電力I及びコンダクタンスgmが向上し、トンネル電流Id2を減少させることができる。
請求項（抜粋）：
第一導電型の半導体基板と、該半導体基板上に絶縁膜を介して形成されたゲート電極と、該半導体基板のゲート電極直下に位置するチャネル形成領域の両側に形成された第二導電型のソース/ドレイン領域とを備え、前記絶縁膜の厚さがシリコン酸化膜換算で2.5nm未満、前記ゲート電極のゲート長が0.3μm以下であることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 G
, H01L 27/08 321 D
, H01L 29/78 301 J
, H01L 29/78 301 E
