特許

J-GLOBAL ID：200903032822650710

ダイナミック型半導体記憶装置

発明者： 高島 大三郎 ,  尾崎 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-087213
公開番号（公開出願番号）：特開平8-288471
出願日： 1995年04月12日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】 ワード線とビット線の交点3つに2個セルを配置する方式でありながら、ビット線先作りスタックセルに向いて、セル容量増大,高誘電体膜対応可能で、さらにセルの自由度が大きく、ビット線後作りセル,トレンチセルに向いている。【構成】 複数本のワード線14と複数本のビット線18の交点のうち、ワード線方向及びビット線方向に対して、それぞれ3つに2個の割合でメモリセルが配置されるメモリセルアレイからなるDRAMにおいて、ビット線18をワード線14と直交する方向から傾けて配置し、かつメモリセルのビット線コンタクト15,17とストレージノード(SN)コンタクト19を結ぶアクティブ領域13を、ワード線14と直交する方向から傾けて配置してなる。

請求項（抜粋）：

複数本のワード線と複数本のビット線の交点のうち、ワード線方向及びビット線方向に対して、それぞれ3つに2個の割合でメモリセルが配置されるメモリセルアレイからなるダイナミック型半導体記憶装置において、前記ビット線を前記ワード線と直交する方向から傾けて配置し、かつ前記メモリセルのビット線コンタクトとストレージノード(SN)コンタクトを結ぶアクティブ領域を、前記ワード線と直交する方向から傾けて配置してなることを特徴とするダイナミック型半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/401

FI (3件)：

H01L 27/10 681 A ,  G11C 11/34 362 B ,  H01L 27/10 681 B

引用特許：

審査官引用 (1件)

• 半導体メモリ
  公報種別：公開公報   出願番号：特願平4-316612   出願人：日本電気株式会社