特許
J-GLOBAL ID:200903032861314345

半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-315806
公開番号(公開出願番号):特開平10-163440
出願日: 1996年11月27日
公開日(公表日): 1998年06月19日
要約:
【要約】【課題】 キャパシタを備えている多層配線層の平坦化および微細加工化ができ、しかも電気的な特性が優れている半導体集積回路装置およびその製造方法を提供する。【解決手段】 複数のCMOSFETなどの半導体素子が形成されている半導体基板1の上に絶縁膜11を形成した後、絶縁膜11の選択的な領域にコンタクトホールを形成する工程と、コンタクトホールに窒化チタン膜14とタングステン膜15との積層膜または窒化チタン膜14からなるプラグを埋め込む工程と、プラグの上にキャパシタの下部電極16を形成した後、下部電極16を含む半導体基板1の上にキャパシタの誘電体膜となる絶縁膜17を堆積した後、キャパシタの上部電極18を形成する工程とを有するものである。
請求項(抜粋):
キャパシタの下部電極の下部に設けられているコンタクトホールに埋め込まれているプラグと前記コンタクトホールとの接触部が窒化チタン膜となっていることを特徴とする半導体集積回路装置。
IPC (9件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/43
FI (5件):
H01L 27/10 621 Z ,  H01L 27/04 C ,  H01L 27/08 321 F ,  H01L 27/10 381 ,  H01L 29/46 R
引用特許:
審査官引用 (3件)

前のページに戻る