特許
J-GLOBAL ID：200903032871612670
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-232085
公開番号（公開出願番号）：特開平10-074943
出願日： 1996年09月02日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】 歪の効果により移動度が増大した系を用いて、p型及びn型のMOSFETを同時に作成可能とする構造を提供すること。【解決手段】 歪を内包するSi層及びSiGe層を積層した超格子(21)上でトレンチ(20)(或いはメサ面)を形成し当該トレンチ(20)(或いはメサ面)にゲート酸化膜(22)を形成する。
請求項（抜粋）：
第1の禁制帯幅を有する第1の半導体層と前記第1の禁制帯幅より狭い禁制帯幅を有する第2の半導体層とを積層して形成され、前記第2の半導体層の伝導帯のエネルギー準位が前記第1の半導体層の伝導帯の準位より低く、前記第2の半導体層の価電子帯のエネルギー準位が前記第1の半導体層の価電子帯のエネルギー準位より低いバンド構造を有するか、或いは、前記第2の半導体層の伝導帯のエネルギー準位が前記第1の半導体層の伝導帯の準位より高く、かつ前記第2の半導体層の価電子帯のエネルギー準位が前記第1の半導体層の価電子帯のエネルギー準位より高いバンド構造を有する超格子と、前記超格子が形成される面方位とは異なる面に形成され、前記超格子の端面が露出した露出面と、前記露出面に選択的に形成されたチャネルと、を具備することを特徴とする半導体装置。
IPC (6件)：
H01L 29/78
, H01L 21/8238
, H01L 27/092
, H01L 29/778
, H01L 21/338
, H01L 29/812
H01L 29/78 301 X
, H01L 27/08 321 C
, H01L 29/80 H
